台積電攜西門子攻AI晶片設計 A14、矽光子合作再深化
半導體設計邁向AI代理自動化。西門子宣布深化與台積電合作，雙方已共同實現可自動修正設計規則檢查（DRC）違規的 AI 代理，協助晶片設計團隊減少人工操作、縮短投片時程，並同步擴大A14先進製程、3DFabric先進封裝及矽光子設計支援，強化台積電開放創新平台（OIP）生態系。
此次合作涵蓋從晶片設計、驗證到先進封裝的關鍵環節。其中，西門子多項Calibre驗證工具已取得台積電A14製程認證，Solido Simulation Suite也取得N3C、A16與A14的SPICE精準度認證，支援類比、射頻及記憶體設計驗證；Aprisa與mPower Analog針對A14的認證工作則仍在進行。
在AI設計自動化方面，雙方整合Calibre、Aprisa AI與Solido Fuse技術，讓AI代理能在數位及客製化IC設計流程中，識別、分析並修正設計規則違規。透過Calibre Check Assist提供符合設計情境的指引及規則資訊，可協助工程師加速除錯，降低反覆修正所需時間。
西門子並透過Fuse EDA AI System與Fuse EDA AI Agent，推進可自主執行、長時間運作及自主驗證的設計流程，讓AI代理針對多步驟任務進行推理、協調多項EDA工具，持續驗證與改善成果。其中，Fuse EDA AI Agent進一步整合輝達AI技術，提升詞元使用效率及長時間工程任務的執行能力。雙方合作也延伸至代理式佈局繞線與數位實作，加速設計收斂。
先進封裝方面，西門子已透過Calibre 3DStack Advanced提供多機支援，用於小晶片間的天線效應驗證，涵蓋台積電SoIC晶片堆疊平台，並持續推進CoWoS-L支援認證。雙方也完善3Dblox支援，與共同客戶進行晶片與封裝協同設計，並開發由預先模擬驅動的裸晶間自動繞線功能，協助滿足訊號完整性要求。
隨晶片堆疊密度提高，熱分析也成為合作重點。Calibre 3DThermal除取得台積電3DFabric靜態與暫態熱分析認證，也取得A16相關認證，並完成系統級晶圓熱分析參考流程支援。
矽光子布局上，西門子EDA工具已支援台積電COUPE技術的設計、實作及驗證，Solido Simulation Suite 並支援相關光收發器介面的PAM4量測。雙方目前持續推進COUPE參考流程，以及相關熱分析解決方案的共同驗證。
台積電生態系暨聯盟管理處處長Aveek Sarkar表示，半導體設計流程日益複雜，AI為提升生產力與效率帶來重要機會。透過與OIP夥伴將AI導入關鍵設計階段，可協助客戶運用先進製程與封裝技術，在滿足效能及能源效率要求下，加速 AI 創新。