美光跳過 4F² DRAM 電路單元架構，稱密度優勢近乎神話有根本性問題
針對近期市場討論沸沸揚揚的 4F² DRAM 電路單元架構，記憶體大廠美光（Micron）正式宣布跳過該技術，並直指相較於當前的 6F² 密度優勢「近乎神話」。
美光強調，相較於競爭對手三星 （Samsung） 與 SK 海力士（SK Hynix）仍致力於研發 10 奈米以下（0a、0b 節點）的垂直通道電晶體 4F² 結構，美光選擇延伸現有的 6F² 架構，並將 Wafer Bonding 與 3D 堆疊列為路線圖的核心。美光科技與產品長 Scott DeBoer 在 2026 年技術網路研討會上公布了未來十年的多世代技術藍圖，指出經過 20 多年的研究，4F² 在微縮上存在根本性問題，且始終無法找出可行的微縮路徑。
美光在具體研發與生產進程規劃方面，1-delta 節點是繼現行的 1-gamma 製程後，預計於 2027 年下半年在愛達荷州波夕（Boise, Idaho）廠展開量產。而1-epsilon 節點則是接續的 6F² 技術，將正式全面導入Wafer Bonding的技術。
而 3D DRAM（3D1 與 3D2）則正式規劃於後續在 1-zeta 與 1-eta 節點之間導入。至於，輔助技術方面，平行開發 High-NA EUV 與新型材料，目標是只要經濟效益許可，隨時將 3D 堆疊導入商業化生產線。美光亦在此次還揭露了垂直 HBM（Vertical HBM）架構，不同於傳統 HBM 放置於中介層側邊，垂直 HBM 將記憶體直接放置於處理器正上方，並透過精細節距的 Hybrid Bonding 進行連接。
之前，中國長鑫存儲（CXMT）宣布 4F² 伺服器 DRAM 計畫曾引發全球記憶體市場震盪及韓國兩大記憶體廠股價重挫。對此，業界分析認為美光此舉等於直接跳過最後一個 2D 微縮步驟，試圖藉由 Wafer Bonding 與 3D 堆疊技術來改寫產業競爭規則。美光強調，正式退出 4F² 是單元架構的戰略選擇，而非單純的 2027 年產量數字問題。
(首圖來源：美光)