英特爾大秀 EMIB-T 先進封裝技術，挑戰台積電 CoWoS 先進封裝技術
隨著人工智慧與高效能運算的需求暴增，半導體先進封裝技術成為推動算力進步的關鍵。半導體大廠英特爾 (Intel) 在 IEEE 2026 電子零組件與技術會議上，全面展示了其下一代先進封裝與基板解決方案-矽穿孔嵌入式多晶片互連橋接技術 （EMIB-T）。英特爾指出，此技術將為資料中心領域帶來巨大優勢，並有望解決目前業界封裝技術面臨的短缺與極限，展現出比台積電 CoWoS 封裝技術更大的靈活性、更小的體積與更低的製造風險。
英特爾表示，EMIB 技術的基本目標在於提供高速且具成本效益的互連，將多個小晶片 （Chiplet） 橋接在一起。目前的 EMIB 技術主要分為 EMIB-M 與 EMIB-T 兩種。EMIB-M 在橋接器中採用了 MIM（金屬-絕緣體-金屬） 電容來優化供電，但其電源必須繞過橋接器進行佈線。而新一代的 EMIB-T 則透過在橋接器中整合矽穿孔 （TSV） 技術，允許電源與訊號直接垂直穿過橋接器。這種結合了 2.5D 微細間距互連密度與 TSV 垂直擴展優勢的架構，是專為滿足高效能 AI 晶片的嚴苛要求所設計。
[embed]https://www.youtube.com/watch?v=O5i9JehZF8Y&t=7s[/embed]
在大會中，英特爾與合作夥伴展示了 EMIB-T 平台的幾項卓越能力：
1.支援 12+ Gb/s HBM4E 記憶體：
EMIB-T 架構具備大量金屬層與先進的整合供電設計，能滿足尖端 HBM4E 嚴苛的頻寬與電源傳輸需求。經訊號與電源完整性優化後，確認可穩定支援高達 12+ Gb/s 的高速運作。
2.高效能 3D SRAM 小晶片整合：
透過扇出型嵌入式橋接平台（Fan-Out Embedded Bridge），英特爾成功展示 SRAM 小晶片的 3D 垂直整合。在 50:50 的讀寫工作執行下，達到了 265 GB/s/mm² 的極高頻寬，且每位元能耗極低（<0.24 pJ/bit），在較低頻率下甚至可降至 0.15 pJ/bit。
3.超大型尺寸（HLFF）封裝：
為因應 AI 龐大算力需求，EMIB-T 具備擴展至 240 x 240 mm超大型封裝的潛力，可整合 ASIC、HBM 與 I/O 等多種晶片。此外，英特爾也展示了在材料與製程上的創新，成功克服超大晶片複合體在封裝成型時面臨的流動距離長、易生空洞等可靠性挑戰。
在未來布局方面，EMIB-T 目前已能在超過 120 x 120 mm的封裝中，容納大於 9 倍光罩面積的矽晶片（包含 12 顆 HBM、4 個密集小晶片與超過 20 個橋接器），並且將第一層互連凸塊間距縮小至 25μm。到了 2028 年，英特爾計畫將規模進一步擴展至超過 12 倍光罩面積（>120 x 180 mm），預計可容納超過 24 顆 HBM 晶片與 38 個 EMIB-T 橋接器。作為對比，台積電預計於同年度推出 14 倍光罩尺寸、最高容納 20 顆 HBM 的 CoWoS 封裝，雙方在先進封裝領域的競爭將愈演愈烈。
英特爾強調，EMIB-T 的一項關鍵優勢在於其與 IP 和製程節點無關的特性。客戶能夠將採用不同架構、不同第三方晶圓廠或英特爾內部製程節點製造的晶片自由封裝在一起，進一步簡化供應鏈，打造出兼具高頻寬與優異擴展性的下一代運算系統。
(首圖來源：英特爾提供)