AI 設計晶片恐踩專利地雷，設計來源追溯成半導體業新難題
人工智慧（Artificial Intelligence，AI）正快速深入晶片設計流程，從驗證、測試到規劃類比設計與製造，AI 已不再只是輔助工具，而是開始承擔更長時間、也更複雜的工程任務。不過，隨著自動化程度提高，半導體產業也浮現一項代價不小的新問題：若 AI 生成的設計不慎踩到他人專利，侵權風險可能會隨著量產擴散到成千上萬顆晶片。
新思科技（Synopsys）本週宣布推出 AgentEngineer 工具組，能執行長時間任務，包括晶片驗證、實作，以及類比設計與製造規劃，並表示已有超過 50 個客戶合作案正在進行，預計今年底前開放一般使用。除了新思科技之外，Cognichip 也宣稱其 ACI 平台可自動產生規格與暫存器傳輸級（RTL）設計，並進一步生成驗證計畫與測試平台；中國的華大九天（Empyrean Technology）則表示，其 AI 代理可將某項電路布局任務從四週縮短到一天。OpenAI 也指出，其模型協助博通（Broadcom）與其共同開發首款客製化推論晶片 Jalapeño，從初始設計到設計定案（tape-out）僅花九個月。
然而，專家提醒，AI 在晶片設計上的能力越強，來源追溯問題就越棘手。佛羅里達大學電機與電腦工程教授 Domenec Forte 指出，AI 可能把既有設計或受專利保護的技術「擴散」到大量晶片上，甚至在沒有人刻意為之的情況下發生。他表示，AI 並不一定是直接複製專有 RTL，而是透過吸收大量學術論文與專利資料，拼湊出外觀相似的設計；在功耗、效能、面積與標準限制交織的環境下，可行方案本來就有限，AI 往往會更快碰到已被公開的既有做法。
設計來源可追溯性日漸重要
Forte 認為，這會讓晶片的來源證明變得更重要。人類工程師通常能說明設計靈感來自何處、授權了哪些 IP，但 AI 未必具備同樣的可追溯性。雖然現有工具可辨識近似複製，但設計仍可能經過重寫或合成工具轉換，保留功能卻改變實作方式。他建議，IP 持有人未來或可將加密版本的設計存入共享資料庫，讓可信任的代理程式檢查新生成硬體是否與既有 IP 重疊；相較之下，他對浮水印的效果較不看好，認為可能被移除或偽造。IEEE 1735 等標準雖已涵蓋電子設計 IP 加密與權利管理，但他認為未來可能還需要進一步規範 AI 代理在電子設計自動化（EDA）工具中可存取、保留與學習的內容。
劍橋大學（University of Cambridge）電腦工程教授 Simon Moore 則指出，半導體業界對新設計方法一向格外謹慎，因為軟體可以修補，但晶片一旦出貨就無法更改電晶體。他估計，驗證如今已占許多晶片出貨流程的一半以上，而現有驗證工具也能判斷 AI 生成的測試是否真的提升覆蓋率。因此，讓 AI 負責測試、找出潛在失效點並大規模檢查結果，對業界來說相對合理；但若讓 AI 直接做出架構決策，因為這類決策更難回頭修正，製造商的態度普遍仍相當保守。
這種保守態度也意味著，AI 雖可能降低部分常規積木式設計對授權 IP 的依賴，但像安謀（Arm）、新思科技等既有供應商提供的不只是設計檔，還包括歷史紀錄、驗證流程與標準相容性保證。Forte 表示，對於例行性的基礎模組，AI 或許能取代部分工作，但授權 IP 的價值遠不只在於圖檔本身。隨著晶片設計不只要問「能不能運作」，還要追問「從哪裡來」以及「是否牽涉他人權利」，設計來源可追溯性恐怕將成為半導體公司更願意付費取得的能力。
（首圖來源：shutterstock）