工研院VLSI登場，AI趨動下，聚焦異質整合、先進電晶體、背面供電等

【財訊快報／記者李純君報導】由工研院主辦、邁入第42年的半導體盛會「2025國際超大型積體電路技術、系統暨應用研討會」（VLSI TSA），今日登場，聚焦AI帶動的半導體科技革新，強調，臺灣具備強大的先進封裝與晶片製造實力，應在異質整合、先進電晶體與系統整合等領域持續布局，持續強化晶片製造與系統整合，並深化國際合作，進而鞏固臺灣在AI與高效運算應用領域全球關鍵地位，奠定未來半導體技術發展的堅實基礎。VLSI TSA大會主席、工研院電子與光電系統研究所所長張世杰表示，今年VLSI國際盛會齊聚全球半導體與AI頂尖專家，聚焦於先進邏輯電晶體架構、背面供電網路、異質整合、晶粒互連與共封裝技術，皆是推進AI晶片效能與能源效率的核心突破方向，展現未來半導體科技的前瞻趨勢與研發競爭力。
而在全球地緣政治變動與供應鏈重組之際，張世杰認為，臺灣作為民主半導體供應鏈的關鍵樞紐，與友好國家共築安全且可信賴的高科技夥伴關係，持續透過技術創新與國際合作強化產業發展韌性。在技術創新發展之際，AI快速落地應用也帶出人才短缺的挑戰，因此，未來產業應透過跨領域整合、深化產學合作與提升研發資源投入，建立完整的AI與半導體人才培育生態系，為臺灣在全球科技競爭中奠定實力。
而於VLSI TSA研討會上，三星電子邏輯技術開發部副總裁Keun Hwi Cho也將於23日研討會中分享，隨著CMOS製程逐步逼近物理極限，半導體產業正面臨功耗密度升高、量子效應浮現與製程日益複雜等挑戰，傳統微縮策略已難以為繼。而「晶背供電網路（Backside Power Delivery Network）」、「新型電晶體架構」與「異質整合」等關鍵技術，作為進入埃米時代（Angstrom Era）持續推進CMOS微縮的可行路徑，並預示晶片設計與製造思維將邁入全新階段。
美國邁威爾科技資深副總裁 Ken Chang也預計將會在24日研討會中揭露，在AI時代，隨著單一晶片面積接近極限，異質整合與小晶粒（Chiplets）架構成為推升運算效能的關鍵策略。面對AI對能源效率、傳輸頻寬與封裝空間的高度需求，晶片互聯技術正迎來突破轉捩點。高速互聯與共封裝（Co-packaged）互聯的設計選項與關鍵考量，將透過SerDes等技術提升晶片間資料傳輸效率與頻寬，為AI伺服器、5G通訊與資料中心等高需求領域帶來系統效能全面躍升。

下載「財訊快報App」最即時最專業最深度