台積電透露未來計劃！2奈米製程技術與全球晶圓廠布局
台積電 (2330-TW) 近日在接受記者訪問時透露，公司將推進 2 奈米及更先進製程技術，並透過全球晶圓廠布局與先進封裝應用，滿足人工智慧（AI）驅動的半導體需求，保持技術領先優勢。
根據《All About Circuits》報導，對於在向 2 奈米以下製程技術過渡的過程中會有哪些突破或障礙時，台積電透露，在 2 奈米制程節點上，公司導入的奈米片電晶體結構，又稱環繞式閘極（GAA）架構是一項重大進步。
該公司指出：「這是我們歷史上第二次採用全新的電晶體結構，也是自 2014 年 16 奈米製程節點從平面電晶體過渡到 FinFET 電晶體以來的首次。」
經過多年的技術挑戰後，台積電計畫於今年底前實現 2 奈米制程量產。
此外，台積電還指出，在 1.6 奈米級（A16）節點上，公司將推出背面供電技術，將電源布線移至晶片背面，使正面布線專注於訊號傳輸，從而提升邏輯密度和性能，特別適合高性能計算需求。
對於哪些長期技術最有可能影響 2 奈米後策略，台積電則表示，電晶體微縮並非唯一提升性能的方式。
公司也正在探索多種途徑，例如利用 3D IC 進行系統級改進、設計技術協同優化以及創新材料的應用。
另外，在縮小電晶體尺寸方面，台積電則在研究互補場效應電晶體（CFET）技術也取得了進展。該技術將電晶體彼此堆疊，以突破平面微縮限制。
同時，台積電亦在探索 2D 材料（如單分子厚度材料）與碳奈米管等 1Ｄ材料的潛力，雖然目前尚未納入開發路線，但未來可能解決電晶體尺寸縮小的限制問題。
除了電晶體技術之外，台積電指出，其研究大多集中在系統層面的效能提升上，包括晶片內部以及晶片之間與其他系統的互動方式。
研究範疇涵蓋硅光子學，以及在多晶片封裝中所面臨的散熱與電源管理挑戰。
公司指出，隨著人工智慧（AI）對處理器高速存取大量數據的需求日增，台積電在先進封裝技術上的努力主要是為了打造能整合更多記憶體與運算能力的更大規模系統。
台積電目前已經推出晶圓級系統（SoC）技術，這種單一系統的尺寸僅為 12 吋晶圓大小，但其運算能力可媲美數據中心的伺服器機架甚至整台伺服器。
與此同時，台積電也在拓展晶圓以外的領域，積極探索更大尺寸的面板式系統。
針對海外晶圓廠的投資回報與資本密集度問題，台積電指出，其在良率管理方面取得穩定進展。
董事長兼執行長魏哲家曾指出，亞利桑那州的首座晶圓廠已於 2024 年第四季投入量產，採用 N4 工藝技術，其良率已達到與台灣晶圓廠相當的水準。
隨著產能逐步擴大，台積電將持續優化營運以降低成本，藉此實現更高的規模經濟效益，並助力美國半導體供應鏈的完善建設。
同時，公司也將與客戶與供應商密切合作，共同因應相關挑戰。
至於歐洲與日本的晶圓廠，雖然規模不及美國亞利桑那州的計畫，但主要針對當地產業的關鍵技術需求設計。
台積電表示，公司有信心持續運用在台灣及海外累積的經驗，確保技術與製造能力穩健發揮。
台積電 AI 驅動的產能規劃與資本支出策略
面對 AI 快速成長的全球半導體需求，台積電預期，AI 帶動的全球半導體需求將持續增長，因此公司將持續在這一長期發展趨勢上投入資源。
同時，台積電仍將聚焦技術領先、製造卓越及客戶信任，進一步鞏固自身競爭優勢。
在資本支出與產能規劃方面，台積電表示，每年的投資都以未來數年的市場增長預期為依據。
即便半導體行業存在短期波動，公司仍認為，只要長期結構性需求持續存在，未來的機遇就值得投入。
因此，台積電的資本支出與產能規劃均以長期市場需求預測為核心，維持嚴謹的策略紀律。