【技術論壇懶人包】台積電高層：半導體市場今年將超越1兆美元 全球最新製程進度曝光
晶圓代工龍頭台積電今日（5/14）在新竹舉辦年度技術論壇，吸引上千名半導體業界先進參與。台積電多名副總於會中分享市場展望，並揭露最新技術製程藍圖和擴產進度，以及在綠色製造領域的努力；以下為技術論壇重點。
張曉強：AI 正在不斷演進
針對市場展望，台積電全球業務資深副總暨副共同營運長張曉強在演講分享，一場智慧革命正在揭開序幕，人工智慧（AI）正從生成式AI（Generative AI）和代理式AI（Agentic AI）演進至實體AI（Physical AI），這一切皆由先進半導體技術無與倫比的功耗與效率所驅動。
他進一步指出，雖然先前預測認為半導體市場將在2030年達到1兆美元的里程碑；但台積電現在預計，半導體市場在今年即將超越1兆美元的門檻，並在2030年達到1.5兆美元。此一市場成長絕大多數來自HPC高效能運算及AI領域，佔整體市場的55%。智慧手機約佔20%，其餘則為汽車與物聯網，各約佔10%。
張曉強提到，當AI從訓練（模型學習階段）轉向廣泛應用時，推論的重要性不斷增加。由AI所產生的大型語言模型處理文本詞元（token），例如句子中的文字或圖片中的像素等，能提高生產力並創造更多價值，進而促使對AI系統的進一步投資。這種正向循環將使市場對驅動AI之矽產品的需求持續增加。
最先進製程—A13將於2029年量產
台積電業務開發組織副總經理袁立本在演講中指出，A13是直接微縮台積電領先業界之A14的製程技術，其設計規則可完整向後相容，這使得客戶能快速將現有的A14設計轉移到A13。
相較於A14，A13節省了6%的面積，並透過持續的設計與技術協同優化，提供了額外的功耗與效能優勢，特別適合下一世代的智慧型手機、AI及HPC應用，預計於2029年，A14後一年進入生產。
第二代奈米片電晶體技術—A14
A14為第二代奈米片電晶體，採用台積電 NanoFlex Pro 技術，透過尺寸微縮來實現此一製程技術世代在功耗、效能與面積（PPA）方面的提升。與N2製程相比，A14將提供：在相同功耗下，速度提升最高達15%；在相同速度下，最多可降低30%的功耗；顯著的密度提升，邏輯密度約為N2的1.23倍，晶片密度約為N2的1.2倍。
袁立本強調，目前已觀察到客戶對A14有高度採用意願，包含業界所有主要廠商（product commitment）。A14計畫於 2028 年如期進入量產，而搭載超級電軌（Super Power Rail）的A12則計畫於2029年進入量產。
2奈米家族持續創新
袁立本指出，2奈米已經於2025年第四季開始量產；N2P則計畫如期於2026年下半年開始量產；搭載超級電軌的A16預計於2026年下半年生產就緒。
此外，超高效能三層金屬-絕緣體-金屬（UHP3MIM）具有超過500fF/μm2的電容密度，進一步提升了PPA的N2X和N2U分別計畫於 2027年及2028年量產。N2U是N2P的延伸技術，採用設計與技術協同優化，為AI/HPC及智慧型手機應用提供了一個均衡的選擇。相較於N2P，N2U提供了3~4%的速度加快、8~10%的功耗降低，以及邏輯密度提升達3%。
超越N2的技術創新
袁立本指出，電晶體架構已從平面結構演進至FinFET，現在正進一步邁向奈米片結構。在奈米片之後，垂直堆疊的nFET與pFET，稱為互補式場效電晶體（CFET），是一項可能的微縮候選方案。
近期，台積電展示了全球最小的可運作6T SRAM記憶體單元，相較於傳統奈米片設計，其布局面（footprints）約小了30%，且兩者的設計規則相當。此外，台積電還—展示了由約1,000個電晶體所組成的CFET環形振盪器（ring oscillators）。
CoWoS先進封裝良率超過98%
袁立本強調，CoWoS技術是AI訓練及推論的關鍵驅動。今年，台積電宣布生產全球最大的5.5倍光罩尺寸CoWoS，其良率超過98%。在未來五年內，CoWoS技術將持續以每年放大尺寸的節奏發展，以整合更多的邏輯和HBM晶粒。整合20個HBM的14倍光罩尺寸CoWoS將於2028年量產；而整合24個HBM、大於14倍光罩尺寸的版本則預計於2029年就緒。
系統級晶圓SoW將支援40倍光罩尺寸
袁立本提到，台積電SoW是一項創新的晶圓級整合技術，能整合邏輯與HBM晶粒，以應對AI訓練對運算能力日益增長的需求。SoW使中介層尺寸放大超過40倍光罩尺寸，允許最多整合64個HBM與16個運算晶片，並為實現完整的系統整合提供了一個極佳的替代平台。用於邏輯晶粒整合的SoW-P已自2024年起開始量產。更先進的SoW-X技術可整合邏輯與HBM晶粒，則預計於2029年就緒。
TSMC-SoIC台積電晶片堆疊技術
相較於2.5D互連的CoWoS，具備3D互連的SoIC提供56倍的連接密度與5倍的功耗效率。具備9μm接合間距（bond pitch）的N7對N7 SoIC已自2023年開始量產，而6μm接合間距的版本則已於2025年進入量產。SoIC技術將持續微縮至具備6μm接合間距的N2對N2堆疊（預計2028年開始量產），並於2029年實現具4.5μm接合間距的A14對A14堆疊。
緊湊型通用光子引擎COUPE技術
台積電COUPE將整合共同封裝光學（CPO）解決方案，與傳統銅線相比，基板上搭載COUPE的CPO可提供4倍的功耗效率且延遲減少90%，藉由在中介層上使用COUPE技術，效能可進一步提升，實現10倍的功耗效率與延遲減少95%。搭載COUPE技術的全球首個200Gbps微環調變器（MRM）將於2026年進入量產，採用COUPE技術的MRM在優異的製程控制下，實現低於1E-08的位元誤差率。
此外，台積電將持續擴展，以求讓400Gbps的調變器、多波長技術與多列光纖陣列單元，於2030年實現4Tbps/mm 的頻寬密度。
在顯示技術方面，台積電宣布推出業界首個FinFET高壓平台，用於可折疊/輕薄OLED與AR眼鏡。與N28HV相比，N16HV預計可將閘極密度提高41%，並為高階智慧型手機減少功耗35%。N16HV 也提供了一項用於近眼顯示引擎背板的技術平台，與28nm相比，可縮小晶片面積（die area）40%並降低功耗20%。
全球產能急速擴充
台積電營運組織先進技術工程副總經理田博仁指出，來自客戶的人工智慧加速器需求量，預計自2022年至2026年成長11倍，對大晶粒晶圓（large die wafer）的需求也預計成長6倍。
為支持客戶對AI及HPC的強勁需求，台積電持續加速晶圓廠擴充。2奈米/A16產能預計將迅速拉升，自2026年至2028年實現年複合成長率70%。自2022年至2027年，將以25%的年複合成長率擴充3奈米及5奈米製程產能，以支持客戶的業務成長。在研發與製造部門之間強大的團隊合作下，預計2奈米第一年晶片產量將比N3同期高出45%。
田博仁表示，台積電也正積極擴展CoWoS和SoIC產能，預計自2022年至2027年的年複合成長率將超過80%，以支持強勁的AI應用需求。