先進製程新材料特性 就靠它來驗
“先進製程在材料選用、材料變更後，都須經過嚴格控管，才能確認品質是否穩定。那該如何驗證新的材料特性呢？
當 IC 元件尺寸隨著摩爾定律不斷地縮小，而達到物理極限無法再進行微縮的情況時，能夠解決的方式就是改變使用的材料，可以藉由更換更合適的特性材料，來提升元件低耗電、高頻率的特性。
在半導體製程中，牽涉數百道的製程步驟，一旦更換了材料，就必須考慮製程設備是否也需改變，設備變更後所生產的樣品是否堪用、品質是否穩定符合原來 IC 設計的規格，因此在挑選新材料的開發時期以及確認材料變更後的生產驗證，勢必要對此材料進行一連串嚴格的材料分析與控管，確認是否符合應有的特性要求。
本期宜特小學堂，將特別為您介紹一項在先進製程開發中，從材料選擇或材料變更的階段，非常需要的分析利器- X 光繞射分析技術（XRD）。
XRD 原理
X 光繞射分析（X-ray diffraction analysis, XRD）是透過 X 光與晶體的繞射產生圖譜，並從圖譜資料庫比對，即可推論出材料晶體的排列結構、晶體排列的方式和奈米晶粒大小，以及單晶、多晶薄膜材料的結晶性分析等，為評估材料特性的一種非破壞式分析儀器。
一、如何改善 RC delay，提升 IC 的操作速度？
半導體元件製程基本分為前、中、後三段，其中在中、後段製程，與元件操作速度有關的是「金屬化連線」。
而為了進一步降低電阻-電容延遲時間（RC Delay time），一是可選擇低電阻（Lower Resistivity）金屬連線材料，二方面可以選用低介電（Low-K）絕緣隔離材料。早期在節點 0.1um 元件的改變，即是金屬連線從鋁（Al）材料更換為銅（Cu），降低了約 40% 的電阻;製程設備也從「物理氣相沉積（PVD）」改為覆蓋率較佳的「化學氣相沉積（CVD）」，另外也一直在選用不同性質的 Low-K 材料來作改善。
現在來到 10nm 節點（N10）以下的製程，金屬連線 Cu 的電遷移（Electro-migration）與熱穩定等特性也由於線路更小已無法進一步改善，圖一中說明了當金屬線間距從 20nm（N5）演進到 12nm（N3）時，中間金屬銅，受到阻障層（Barrier）與襯墊層（Liner）的壓縮，使得線路縮小至 2nm ，電阻值提高了近百倍（參見圖一）。因此，為了有效降低電阻勢必又一次得面臨更換材料。
▲圖一：金屬線間距從 20nm 演進至 12nm 的電阻值變化。
（from Paul Besser, ECS 2016）
很多用在催化劑上的鉑族金屬（Platinum Group Metal, PGM 週期表所示 Ru、Rh、Pd 等）（參見圖二），以及一些過渡金屬如 Mo、Co 等，都一直在研究是否可用來取代目前的 內部連線金屬阻障層，其中 Co 是第一個被採用作為金屬接觸栓塞（Contact plug）或襯墊層（Liner）的材料。
所以，在研發階段又是如何判定新材料的特性能符合需求呢？當這些金屬材料製作成數十奈米厚度或更薄的極薄膜（Ultra-thin film）時，需經過高溫製程，是否後續仍可保有原始的物理特性，以及其結晶行為與電子傳遞的關聯性，就可以藉由最基礎的非破壞性分析工具 XRD（X 光繞射分析），來提供相關的材料特性。
▲圖二：元素週期表中的鉑族金屬
在材料的結晶性方面，晶粒尺度除了與結構強度有關外，最重要的即是電性。一般隨著薄膜形成的厚度、溫度增加，相對應的晶粒會變大、晶界也就減少；當電子受晶界阻擋減少而移動變快時，電阻就會相對較低。
另外隨著退火溫度升高，晶粒也會成長，但當金屬線尺度越來越小，晶粒成長受限，結晶的方向就會影響電子流動的速度。因此在厚度數奈米以上的薄膜，使用低掠角 X 光繞射（GID）來分析結晶性就變得極其重要。
近來研究中最被看好的材料釕（Ru），因其高熔點、低電阻以及與 Cu 的附著性良好等特性，許多研究都一直不斷地進行中。
如圖三是厚度 40nm 的釕（Ru）薄膜，在經過不同溫度退火後電阻率（Resistivity）與結晶性分析的 GID 圖譜，可以看到 Ru（101）為優選方向，隨著溫度越高，（101）波峰的半高寬變窄，亦即晶粒尺寸變大，對應到的阻值也越小，即可驗證前面所提的理論。
圖四則是 ALD（Atomic Layer Deposition）成長極薄的 5nm Ru 薄膜，分別是在常溫與 400℃ 高溫處理後的 GID 疊圖，一樣可以看到在高溫處理後的 Ru 波峰也明顯變窄，即晶粒較常溫大。
▲圖三：Ru 薄膜在不同退火溫度下電阻率（a）與 XRD（b）的分析結果。
（from American Chemical Society. 2021, 33, 5639−5651）
▲圖四：5nm Ru 薄膜在常溫與 400 度高溫退火後的 XRD 分析結果比較。
（from Integrated Service Technology, Inc）
三、與鍍膜速率相關的極薄膜厚度量測
此外，在 ALD 成長的極薄膜（Ultra-thin film）厚度，亦可利用 XRD 中的 X 光反射光譜（XRR）技術進行厚度分析，如圖五為在 SiO2 基板成長極薄膜Ru的反射光譜，經過軟體擬合（Fitting）的結果，除了可以看到 Ru 厚度是 4.33nm，另外同時也可以分析 Ru 的密度，以及表面與介面的粗糙度。
圖六則為 ALD 製程鍍膜 Cycle 數，與使用 XRR 量測所得到的厚度趨勢圖，明顯看出鍍膜速率呈現的是非常線性的正比關係。以上這些利用 XRR 分析極薄模的結果，即可快速地分析研究，提供 ALD 製程改善的依據。
▲圖五：ALD 成長極薄金屬膜 Ru 的 XRR 光譜圖與 Fitting 分析結果。
（from Integrated Service Technology, Inc）
▲圖六：在 SiO2 基板上成長 Ru 薄膜的 ALD 鍍膜 Cycle 數與 XRR 分析厚度之間的關係。
（from American Chemical Society. 2021, 33, 5639−5651）
四、非破壞性量測 Low-k 材料表面形成的電漿損傷
在相關新 Low-K 材料的部分，也有許多製程技術的研發，其中 Low-K 材料必須經過 Dual-damascene蝕刻、PVD 金屬鍍膜、或是表面處理清潔等，這些製程均會使晶片遭受到電漿（Plasma）的轟擊，容易發生嚴重的表面改質問題，即電漿損傷（Plasma damage）衍伸 IC 缺陷（defect）導致故障問題。
圖七為在 Low-k 材料分別進行 O2（左圖）與 He（右圖）plasma 的轟擊後，從圖七（左）TEM 影像，可以發現在 low-k 上層形成一較暗色的層次，而圖七（右），則是利用 XRR 分析出表面，形成一厚度約 17nm、密度較大的緻密層。
很明顯地透過 XRR 擬合（Fitting）結果一樣可以清楚得到 plasma damage 後，表面所形成的這一層厚度、密度，甚至是表面與介面粗糙度。若是接著樣品需要進行後續的實驗，就不能去破壞，XRR 即是唯一能滿足研發階段的最佳分析利器。
▲圖七：Low-K 材料分別在 O2 與 He plasma 處理後的 TEM（左）與 XRR（右）分析結果。
（from http://dx.doi.org/10.5772/intechopen.79494: Plasma Damage on Low-k Dielectric Materials）
五、影響薄膜可靠度的殘餘應力分析
當 Low-k 與金屬膜材料重複堆疊且經過多次不同的製程條件後，就需確認薄膜受到的應力是否改變；尤其在薄膜厚度不同，堆疊薄膜密度的差異，就會產生內應力，再經過後續 CMP 製程的研磨，當局部有較大的應力集中時，極可能發生剝離或破裂的現象，因此就很需要了解其存在的殘留應力（Residual stress）。
薄膜在經過不同的堆疊，晶格平面間距會受到擠壓或拉伸，因此可以透過 XRD 量測繞射峰角度位移量（Δ2θ）的分析應變手法，搭配一個常用的數學模式（sin2ψ method），即可求出殘餘應力。
如圖八為 Ru 薄膜分別採用兩種不同的成長製程後，使用 XRD 分析 Δ2θ 後，所計算出來的殘餘應力，其中圖八（上）為樣品 A，求得的是 2.06GPa 的張應力（Tensile），圖八（下）為樣品 B，則是相對較小的 0.83GPa 張應力。
▲圖八：XRD 分析兩種 Ru 薄膜殘餘應力的結果比較。
（from Integrated Service Technology, Inc）
總括以上 XRD 與 XRR 在先進 IC 後段製程研發的助益之外，另外在前段的磊晶製程上可以經由 HRXRD 的分析技術，進行搖擺曲線（Rocking curve），或是倒晶格空間分佈圖（RSM）的結晶品質分析；其他諸如 contact 矽化物的結晶相、化合物薄膜結晶性與優選方向、多晶薄膜的殘餘應力，甚至多層薄膜厚度、粗糙度、密度等，都可以透過 XRD 的相關分析技術來一一尋求解答。(延伸閱讀: 如何利用表面分析工具，抓出半導體製程缺陷?)
本文與各位長久以來支持宜特的您分享，若您有相關需求，或是對相關知識想要更進一步了解細節，歡迎洽詢 +886-3-579-9909 分機 1066張小姐 │Email: marketing_tw@istgroup.com。
（圖片來源：宜特科技；資料來源：宜特科技）
您可能有興趣的相關文章或影片