降低翹曲 Warpage 變形量就靠低溫焊接 LTS 製程

IC 上板 SMT 後，可靠度試驗卻過不了，原來是翹曲（warpage）導致空焊、早夭等現象，是否有特殊製程，可以降低 warpage 變形量呢?

https://youtu.be/x0hV0TztPtE

進行 IC 設計時，最怕就是 IC 晶片本身品質沒問題，但是當 IC 上板 SMT 後，卻過不了後續的驗證。在宜特板階可靠度（BLR）實驗室，就時常看到許多客戶有這樣的問題。而近期，宜特看到最多的就是上板後的翹曲（warpage）問題，導致後續可靠度發現早夭，嚴重到甚至須將產品退回到最初的IC設計階段，曠日廢時。

為什麼翹曲（Warpage）導致後續可靠度問題，近期發生頻率這麼高呢? 宜特板階可靠度（BLR）實驗室發現，系統單封裝（System in a package）已成為現今趨勢，各種不同材質、不同功能的晶片整合進同一封裝，這樣的封裝元件使用的材料相當複雜且多元，堆疊在一起時，因材質本身熱膨脹係數不同（CTE）就會產生翹曲（warpage），成為表面黏著製程（Surface mount technology，簡稱SMT）良率最大挑戰。

圖解何謂翹曲?

▲圖一：先進製程晶片元件或多或少都會有翹曲現象，變形量符合 IPC 規範控制在一定程度內，都不會影響後續元件上板品質（右圖出處: Akrometrix）

傳統方式-透過模擬數據調整錫膏量，微緩解焊點拉伸擠壓

▲圖二：SMT 上板前，可針對元件與 PCB 進行模擬分析，預先了解翹曲（warpage）情形（圖出處: Akrometrix）

針對預防翹曲造成空焊現象，宜特板階可靠度（BLR）實驗室的傳統做法是，模擬確認翹曲（warpage）數據，調整錫膏印刷鋼板設計及回流焊溫度，藉此減少因翹曲（warpage）造成空焊及短路問題的機率（圖二）。依據此方式，宜特已成功替多家廠商克服 PCB 或 IC 翹曲（warpage）的焊接問題（