三星3奈米晶片2022上半年量產 2025試產2奈米晶片

三星電子昨日（10/7）線上舉行 2021 三星代工論壇（SAMSUNG Foundry Forum 2021）系列活動，三星電子總裁兼晶圓代工業務負責人崔世英博士（Choi Si Young）透露，將於 2022 上半年開始量產首批 3nm 晶片，後續在 2023 年推出第二代 3nm 產品；並規劃 2025 年針對 2nm 技術進行早期量產作業。另表示，將於 11 月再舉行一場安全論壇（SAFE Forum）。

三星的 3nm 工藝製程採用多橋通道場效電晶體（Multi-Bridge-Channel FET，MBCFET）架構，其設計源自於環繞式閘極電晶體（Gate-All-Around FET，GAA FET）架構，預期與現有採用的鰭式場效電晶體（Fin Field-Effect Transistor，FinFET）的 5nm 工藝製程相比，可減少 35% 節點面積、性能提升 30%、功耗降低 50%。隨著技術純熟，3nm 工藝製程生產良率跟現正量產的 4nm 工藝製程持續接近相同水準。而規劃中的 2nm 工藝製程，也將延續 MBCFET 架構設計。

▲三星在 2019 年發表 MBCFET 架構設計，可視為 GAA FET 結構升級版本，一大特色在於將奈米線調整成奈米片設計，增加與閘極的接觸面積，預期讓裝置整合更簡單，同時增加電流。
另外，三星也針對現有技術 FinFET 進行精進，發表 17nm FinFET 工藝技術，透過 3D 晶體架構打造出色性能與功效，相比 28nm 技術，17nm FinFET 可減少 43% 產品面積、提升 39% 性能、增加 49% 電源效率；該項技術能用於 CMOS 感光元件（CMOS Image Sensor，CIS）、顯示器驅動 IC（Display Driver IC，DDI）、微控制器單元（micro controller units，MCUs）等產品。

▲三星電子總裁兼晶圓代工業務負責人崔世英博士回顧過往技術發展演進。
三星後續也規劃把 FinFET 技術推進至 14nm，預期能支援 3.3V 電壓，或閃存型的嵌入式磁阻式隨機存取記憶體（embedded magnetic random access memory,eMRAM），預期除了可用於微控制器單元，還能使用在物聯網、穿戴裝置等應用上。對於 5G 技術應用，三星也表示其 8nm RF 射頻平台，將從現有 Sub-6GHz 使用擴展到 mmWave 毫米波領域。