三星 HBM4E Base Die 完成前段設計，後段實體設計啟動
三星電子第七代高頻寬記憶體 HBM4E 開發進程持續推進。根據《The Elec》報導，三星 HBM4E 已完成基底晶粒（base die）前段設計，並正式進入後段（back-end）實體設計階段，距離投片再向前邁進一步。
HBM 的基底晶粒位於整個模組最底層，負責管理上層堆疊 DRAM 的資料讀寫速度、錯誤修正與訊號穩定性，被視為決定 HBM 效能與可靠度的核心。
隨著 AI 與資料中心客戶需求提升，HBM 基底晶粒已不再只是單純控制元件，而是必須整合更多邏輯功能，以符合不同客戶的系統架構需求。
所謂後段設計，是在完成 RTL（暫存器傳輸層）邏輯設計後，進行實體電路配置與佈線的關鍵階段。完成後，相關設計資料將交由晶圓代工廠進行投片準備，進入實際製造流程。
報導指出，三星近期已重新擬定 HBM 產品開發藍圖，並要求供應鏈夥伴於 3 月前提交對應供應規畫。新藍圖涵蓋 HBM4、HBM4E 與 HBM5 的開發與量產時程，反映三星正加速 HBM 商用化進度，並同步拉高客製化比重。
消息人士指出，HBM4 以前仍屬相對通用型產品，但自 HBM4E 與 HBM5 開始，產品設計將高度依賴客戶需求調整，基底晶粒邏輯設計與代工廠之間的協同開發，將成為關鍵競爭力之一。
目前，三星正同步優化 HBM4E 基底晶粒的 EDA 工具環境。參與 I/O 設計的副總裁 Daihyun Lim，為記憶體介面電路設計專家，2023 年加入三星，曾任職於 IBM 與 GlobalFoundries。
另據了解，客製化 HBM4E 基底晶粒由 1c DRAM 製程 HBM4 的原班團隊主導，後續也將接手 HBM5 的基底晶粒設計工作。
自 HBM4 世代起，三星即採取雙軌研發模式，分別負責標準型 HBM 與客製化 HBM。其中，客製化團隊主要服務 Google、Meta 與輝達等大型 AI 客戶，近期更擴編。依規畫，HBM4E 預計於 2027 年推出，HBM5 則瞄準 2029 年。
（首圖來源：三星）