AI 晶片封裝突破光罩極限，CoWoS-L 穩居先進封裝主流至 2028 年
根據 TrendForce 最新半導體先進封裝產業研究，隨著 GPU 業者、超大型雲端服務供應商（CSP）持續開發更強大、功能多元的 AI 晶片，2.5D 封裝技術的一項發展重點即為擴大封裝面積。其中，台積電 CoWoS-L 儘管面臨Intel EMIB-T的競爭，但憑藉其技術成熟度與良率優勢，預計至 2028 年仍將是 AI 晶片的主流封裝方案。
TrendForce表示，在強勁的AI需求帶動下，NVIDIA積極推動晶片用量高的整合型GB/VR機櫃方案，預估2026年其高階GPU出貨將年增約30%。AMD則於2026下半年起力推MI400/MI450，挹注整體出貨量。
CSP自研ASIC部分，2026年出貨量與動能將以Google最強，預計其TPU v7為主力產品。AWS同樣積極發展，2026下半年開始其晶片、AI 伺服器系統已逐步往Trainium v3推進。Microsoft、Meta目前仍以GPU 伺服器為大宗，ASIC規畫量能較小。
AI晶片需求強勁，TSMC封裝產能吃緊，Intel EMIB-T有望獲得外溢訂單
TrendForce指出，過去AI 伺服器晶片主要採用TSMC CoWoS-S封裝技術，以矽中介層整合HBM與運算晶片（Compute die），實現生成式AI應用所需的算力性能。然而，在晶片面積持續擴張、需要整合更多HBM模組的情況下，矽中介層製造面臨物理極限，除改變中介層材質外，也需轉向光罩曝光倍數更大的CoWoS-L解決方案，透過中介層嵌入高速傳輸的矽橋（Si bridge）晶片，更彈性解決Compute die與HBM封裝、傳輸問題。
具體而言，CoWoS-S技術可整合2個SoC/Chiplet及8個HBM模組，將持續獲得Microsoft Maia 200等ASIC採用。但需要整合更多SoC/Chiplet及HBM模組時，就需要使用CoWoS-L方案。目前，NVIDIA及AMD AI加速器已採用CoWoS-L；AI ASIC除Meta 2026年量產的MTIA 400外，預估2027年AWS、Microsoft也都將導入CoWoS-L技術。
然而，CoWoS-L提升單晶片更大的中介層尺寸墊高晶片封裝成本，加上TSMC產能供不應求，促使Intel EMIB技術成為備選。EMIB方案減少昂貴的中介層，整體成本有望降低，但封裝模組效能受限於載板布線密度；Intel除強化Line/Space（L/S）、Microbump規格外，也開發EMIB-T等進階方案，透過導入TSV縮短訊號路徑，強化EMIB模組性能。
TrendForce觀察，除了Google可望於2027年導入EMIB-T封裝，AWS也正測試EMIB技術。雖然EMIB-T和CoWoS-L為競爭方案，但考量技術成熟度、良率，後者至2028年仍是AI晶片採用的主流封裝技術。
（首圖來源：shutterstock）