西門子EDA布局晶片到系統AI原生設計 深化台積電3DFabric合作
西門子EDA今（4）日在新竹舉辦年度IC設計技術論壇Siemens EDA Forum 2026，聚焦AI原生（AI-Native）設計如何深度整合至整體電子設計流程與產品生命週期，打造未來晶片與系統。
論壇匯聚多位西門子EDA全球技術專家，以及客戶與產業夥伴，共同探討AI結合數位雙生與3DIC等關鍵技術，協助台灣半導體產業因應當下設計、驗證與系統整合的新挑戰。論壇由西門子EDA副總裁、台灣暨東南亞區總經理林棨璇揭開序幕，她表示，AI正重新定義半導體產業的設計模式，更引領未來的系統級創新，西門子EDA以AI原生技術貫穿從晶片到系統的完整設計流程，將持續攜手在地產業夥伴，協助台灣半導體生態系突破創新並提升競爭力。
西門子EDA資深副總裁暨人工智慧策略長Amit Gupta隨後發表主題演講「AI-Native Design：Engineering Tomorrow's Silicon and Systems」，揭示從奈米級晶片設計到系統整合的AI賦能關鍵技術與實務應用。他指出，隨著產業正邁向Chiplet架構、軟體定義系統以及AI驅動的自主化工程新時代，傳統設計方法已難以因應現代晶片到系統的複雜性，也無法滿足AI時代對創新速度與工程效率的要求。
當前AI影響力正迅速擴展，預計2028年前將實現無處不在的原生AI，進入70%的晶片中，未來越來越多AI將走向邊緣端，進入智慧型手機、筆記型電腦與個人電腦中。同時，產業正經歷軟硬體協同設計的變革，根據軟體工作負載來客製化晶片，加上異質整合以及永續性的要求，推動著設計走向跨尺度的整合。
Amit Gupta進一步表示，AI原生設計旨在將人工智慧深度融入從晶片、封裝、電路板到系統的全生命週期開發流程。西門子EDA正結合AI Agents、GPU運算、全面數位雙生以及經矽驗證的AI模型等技術，協助工程團隊實現更快速的工程引擎、更智慧的設計執行，以及更可信的設計成果三大支柱。在更快速的引擎方面，透過將機器學習與強化學習直接嵌入工具，並結合GPU與Arm CPU加速，使引擎運算速度大幅提升。
在更智慧的執行上，運用生成式與Agentic AI建立自然語言介面，工程師僅需透過自然語言下達指令，即可完成複雜的工具設定與運行；而在可信的結果方面，西門子建構的Agent層與歷經數十年Tape-out驗證的EDA引擎緊密結合，能提供真實用於Tape-out與Sign-off的可信成果。他並特別展示了自動化長時運行Agent（Self-Verifying Long-Running Agents），工程師只需輸入單一指令，Agent即可自主進行長達數小時的規劃、工具調用、自我驗證與除錯，同時確保設計工程師隨時處於控制環路（In the Loop）中，達到高Token效率與顯著的生產力提升。
論壇亦邀請到台積電設計暨技術平臺副處長張志偉分享台積電在3DIC與3DFabric領域的最新進展與台積電和西門子EDA的合作成果。張志偉指出，隨著AI時代算力、頻寬與供電擴展的需求急遽增加，傳統2D架構已難以承受，必須走向3D堆疊與異質整合。台積電目前量產主力為3.3x光罩尺寸（Reticle Size）並整合12個HBM，未來藍圖將一路推進至14x Reticle以上。
為了應對極致複雜的3D結構與跨工具相容性，台積電推出3Dblox模組化開放語言，將複雜結構抽象化為Chiplet、Interface與Connection三大構件。台積電與西門子EDA進行了深度的技術協作，西門子的Innovator3D IC與Calibre 3Dstack均全面支援3Dblox，並實現了True 3D的實體驗證，包含跨晶片DRC、考慮電荷累積的跨晶片天線效應（Antenna）檢測，以及歷時兩年開發完成的全類型跨晶片ESD靜電防護驗證。
此外，在3D熱分析方面，雙方採用階層式自適應網格（Hierarchical Thermal Analysis）技術，模擬結果與實際矽晶片量測誤差控制在3%以內；在InFO自動繞線領域，西門子Xpedition亦支援台積電的InFO設計規則與Any-angle繞線，大幅釋放工程師的設計時間。
更多鏡報報導
力積電最最佳拍檔被迫拆夥 代理董座謝再居談老戰友黃崇仁：他總是很樂觀
黃崇仁逝世 力積電代理董座謝再居一度哽咽感謝股東支持 張忠謀將任治喪委員會主委