聯電與Cadence共同開發認證的毫米波參考流程達成一次完成矽晶設計
聯電射頻晶圓設計套件(RF FDK)和Cadence RF方案協助其共同客戶–聚睿電子達成卓越 5G射頻設計成果
聯華電子與全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)於今(30)日宣布雙方合作經認證的毫米波參考流程，成功協助亞洲射頻IP設計的領導廠商聚睿電子(Gear Radio Electronics)，在聯電28HPC+ 製程技術以及Cadence ® 射頻(RF)解決方案的架構下，達成低噪音放大器 (LNA) IC一次完成矽晶設計(first-pass silicon success) 的非凡成果。
經驗證的聯電28HPC+解決方案非常適合生產應用於高速毫米波設備的晶片，並支援高達110GHz的電路設計應用，例如聚睿電子的低噪音放大器設計，可提供精確的矽製程模型。Cadence Virtuoso ® RF解決方案結合了多個電磁(EM)求解器，使聚睿電子能夠獲得精確的矽製程結果。更具體地說，聚睿電子使用了業界黃金標準的電磁模擬器—Cadence EMX ® Planar 3D Solver電磁模擬工具，為CMOS設計建立精準電磁模型，大幅度減少了從電路佈局設計到佈局後模擬驗證所需的設計周期。
與過往的設計流程相較，聚睿電子更快地實現了一次完成矽晶設計並擁有精確的矽製程設計成果。當聚睿電子將模擬結果與其 60GHz 低噪音放大器的矽製程測量值進行比較時，發現其正向穿透係數(S21，即正向增益)在峰值頻率、峰值和雜訊指數 (NF) 等指標誤差皆僅落在中段個位數百分比範圍內。
經認證的毫米波參考流程透過 Cadence 工具提供多種功能，包括：
• 透過 Virtuoso Schematic Editor(電路圖編輯器)、Virtuoso ADE Explorer 及
Assembler、Spectre ® X 模擬器、Spectre AMS Designer 和 Spectre RF進行設計輸入和模擬
• 藉由 Virtuoso Layout Suite 和 Pegasus驗證系統 (PVS) 進行佈局
• 透過 Quantus™ 萃取解決方案針對電晶體層級的互連，進行寄生參數萃取
• 藉由EMX 3D Planar Solver電磁模擬工具進行包含被動射頻結構在內的跨電晶體互連電磁分
析
Cadence多物理系統分析研發副總裁顧鑫(Ben Gu)表示：「我們與聯電密切合作推出經認證的毫米波流程，協助聚睿電子實現了優異的設計成果，此設計流程包括我們領先業界的Virtuoso RF 解決方案，尤其是EMX 3D Planar Solver 電磁模擬解決方案更是取得了非凡成果。此外，Cadence 晶圓客戶支援團隊全力以赴，以確保在聚睿電子等客戶運用聯電 28 奈米製程時，我們的創新流程可為其創造巨大的價值。這是多方合作下首次通過矽認證的電路設計，我們期待共同開展更多項目，並協助其設計成功。」
聚睿電子執行長郭秉捷(BJ Kuo)表示：「EMX的電磁模型模擬，結合Cadence Quantus 萃取解決方案的寄生參數萃取資訊，共同整合在 Virtuoso RF 解決方案的單一環境中，使佈局後模擬更有效率。此外，晶片數據更驗證了聯電的毫米波模型和Cadence 射頻解決方案的準確性。」
聯電元件技術開發及設計支援副總經理鄭子銘(Osbert Cheng)表示：「藉由聚睿電子等客戶的成功案例可看出，我們與Cadence 共同開發的全面毫米波參考流程，讓RF設計變得更快、更容易。與 Cadence 的合作成功使聚睿電子設計出準確又創新的 LNA，成就聚睿電子傲人的晶片效能，期待未來我們的mmWave製程平台能為客戶創造更多的成功案例。」
Cadence射頻解決方案支援Cadence智慧系統設計策略，實現卓越的SoC 設計。