英特爾研發 XBM 次世代記憶體架構挑戰 HBM4，規劃 2030 年進入商業化市場
隨著 AI 晶片需求暴增，現有的 HBM（高頻寬記憶體）面臨缺貨、價格高昂及高功耗等挑戰，業界甚至開始尋求 LPDDR 做為替代方案。對此，半導體大廠英特爾最新曝光了名為「XBM」（Cross-Batch Memory）的超高頻寬記憶體架構專利，目的在未來取代 HBM4，並期望透過更低的成本與更高的頻寬來解決現有瓶頸。該技術預計將與英特爾的另一項 ZAM（Z-Angle Memory）技術同步，瞄準 2030 年之後的商業化市場。
根據最新專利資料，XBM 的核心優勢在於採用了 1T1C（一電晶體一電容）的後端 DRAM 技術。這項技術將電晶體製作於後段製程（BEOL）的金屬層中，而非傳統的前端矽晶圓上。這種設計大幅提升了晶片的面積效率，從而釋放更多空間來增加矽穿孔（TSV）的密度，帶來顯著的頻寬提升。
在規格方面，XBM 每個記憶體裸晶的容量設定在 0.5 至 5.0 GB 之間，並致力於維持與 HBM4 相同的晶片尺寸。其資料傳輸是透過 UCIe 通用小晶片互連通道I/O 區塊進行，傳輸速度可高達 32 GT/s。另外，XBM 架構在每個子通道配置了 12 個資料區塊，並以 2 GHz 的頻率運作。
至於，在堆疊選擇上，XBM非常具備彈性，其 8 層堆疊的 XBM 可提供多達 96 個資料區塊，而 16 層堆疊（16-high）方案則高達 192 個資料區塊。此外，架構中包含了交替的子通道與 TSV 通道以實現高效率的資料路由，並配備內建自我測試、備援與修復功能。XBM 支援多種封裝形式，例如 MoP封裝內記憶體，能在更小的外觀尺寸下提供更高的頻寬與容量。
相較傳統 HBM 正面臨 TSV 面積開銷過大、佈線複雜度高以及功耗限制等問題。XBM 的設計正是為了克服這些痛點，外界推估其有望帶來高達 2 倍的總頻寬提升。在目前的市場競爭中，有高通提出的 HBC 技術來彌補 LPDDR 的頻寬問題與XBM相類似。雖然英特爾過去在 HMC 與 MCDRAM 等 DRAM 領域的嘗試均未能成功進入市場，但 XBM 與 ZAM 的推出象徵著英特爾正在修正其 DRAM 發展策略，準備在當前記憶體短缺的大環境下，強勢回歸並挑戰高階 DRAM 市場的領先地位。
(首圖來源：英特爾提供)