【林宏文專欄】台灣新創發表創新SRAM及DRAM設計 連英特爾陳立武都想切入 施振榮：台灣要在記憶體產業占有一席之地

近來英特爾執行長陳立武透露，曾經被視為大宗商品的記憶體，正處於創新發展的黃金時期，有很多新技術湧現，成為他重點關注的項目。他也說，英特爾已聘請他的好朋友、SK海力士前執行長李錫熙，並暗示正在探索將記憶體堆疊在CPU之上的方法。

確實，在AI產業爆發的驅動下，HBM與一般記憶體供不應求，而且價格漲了數十倍，已讓記憶體成為AI產業發展的瓶頸，英特爾公司早在80年代就是DRAM公司，但轉到CPU邏輯產品四十多年後的今天，老牌的英特爾也尋求在記憶體設計領域的突破。

因此，如何擴大現有記憶體容量、在設計上有更多創新突破，已成為業界共同努力的方向。

八月初，於美國西岸舉辦的2026年未來存儲與內存大會（FMS， the Future of Memory and Storage 2026，簡稱FMS 2026），今年特別熱鬧，多家記憶體廠商推出各種新型設計，也吸引超過上千名來賓參與。

其中，來自台灣的NEO公司創辦人許富菖，發表了一個全新設計架構的SRAM，可以提高二十倍的速度與容量，解決目前AI系統GPU晶片遇到瓶頸及撞牆的問題。NEO的全新設計，也成為許多人關注的焦點。

圖一，NEO公司創辦人許富菖（右）在FMS 2026發表最新的X-SRAM，左為NEO營運副總黃宜薇。（圖：NEO公司提供）

為何提升SRAM的速度，可以改善GPU的問題？首先，要先了解目前AI晶片的結構。目前每一顆AI晶片，例如一顆GPU（或是TPU、NPU）晶片裡，都有40%至70%是SRAM，因此，SRAM是GPU裡面很重要的單元，要與在GPU外面的八顆HBM資料互通及溝通交流。（見圖二，圖三）

圖二，輝達設計的GPU中，紅色部分的cache（快取記憶體）指的就是SRAM。（圖：輝達提供）

圖三，Tesla設計的自駕NPU晶片裡面，SRAM的占比相當高。（圖：Tesla公司提供）

也就是說，其實SRAM就放在GPU裡面，或是像Tesla的NPU裡面，也有大量的SRAM，不是單獨存在的一顆晶片，而且SRAM是用台積電的邏輯製程生產，不是記憶體廠商做的，這點與其他記憶體很不同。

不過，問題就出在，當AI晶片要開始運作時，資料要不斷進出GPU的內部及外部，但是SRAM的處理速度是1 奈秒（ns,nanosecond），HBM的速度100 奈秒(ns)，資料要送進來GPU處理，然後再送出去，由於HBM速度比SRAM慢很多，導致AI記憶體的處理速度遇到瓶頸。

因此，許富菖說，目前的AI系統架構，是從GPU內部的SRAM，再到外部的HBM（也就是DRAM），兩個記憶體的容量與速度都不夠，都需要大幅提升，才能解決問題。

許富菖說，為了滿足DRAM容量需要擴增十倍以上的需求，NEO在四月就宣布推出已完成概念驗證（POC）的3D X-DRAM，密度與容量可以提高到現有DRAM的8倍，可以把DRAM從2D變成3D，把3D的X-DRAM放在GPU上面，不只容量要增加，而且還要夠薄，才能放在GPU上面。

他說，如果厚度沒有變薄，GPU要與HBM靠先進封裝CoWoS包起來，就好像讓GPU蓋了一層大綿被，基本上根本封裝不起來。

如今，NEO公司更進一步思考，要如何處理第二個瓶頸，也就是SRAM容量不足的問題。至於要如何改變，一樣是要更改傳統上的SRAM設計。

許富菖說，目前SRAM遇到的現況是，從16奈米到10奈米，面積只能縮小一半，也就是從0.06 （平方毫米 ，mm²)變成0.03 mm² ，至於若縮到2奈米，面積只能進一步縮小到0.02mm² ，進展相當有限。

至於為何過去SRAM很難縮小？許富菖說，因為過去SRAM是用六個電晶體（6-Transistor cell）設計，若改成只用兩個電晶體（2-Transistor），就可以明顯改變，而且至於有四個好處。第一是容量至少有五倍以上，並且可以擴充到20至40倍，第二是不需要特別製程，用目前的logic（邏輯）製程就可以了，採用完全相容的製程技術，可以減少許多生產上相關的投資及成本。

第三，這樣的設計，還可以協助HBM減少50%至80%的耗電，第四，未來要做3D的SRAM，也就是要往上再堆更多層，也是非常適合，使用傳統的6-Transistor cell設計，是完全無法向上堆疊做3D設計的。

圖四，NEO公司發表的X-SRAM及 3D X-DRAM新技術，在FMS會場受到不少人的關注。（圖：NEO提供）

圖五，FMS 2026年的活動，因為記憶體產業的復甦，吸引到上千人的參與。（圖：NEO提供）

許富菖補充說明，這種新設計，是用新思科技（Synopsys）的HSPICE模型工具跑出來的結果，這是很常用的EDA軟體工具，意即用很一般的工具就可以做出來。另外設計出來的四種方式Type A、B、C、D，其中只有Type C的製程需要較大變動，其他三種都不需要改變。

另外，NEO推出這種X-SRAM新設計，也可以跟著台積電接下來的製程技術走，用邏輯晶片的標準製程就可以生產。例如，直到2035年之前，台積電有三個重要的製程技術，NEO的X-SRAM設計，都可以用台積電標準邏輯製程就能生產。

根據台積電已宣布未來的技術進展，至2035年前，分別是N2-A12、A10-A8、A7-A5，也就是製程技術從目前的2奈米，一直進展到A5（也就是5埃米，等於是0.5奈米)，這三個製程技術，從N2-A12叫nanosheet，A10-A8是Fork sheet，以及A7-A5的CFET，NEO的X-SRAM設計，可以跟著這些新世代製程技術同步進展，至於過去的SRAM設計則做不到。

許富菖還透露，過去NEO公司沒有想過需要重新設計SRAM，是因為有一位客戶來詢問，因為他們發現，他們設計的AI晶片，原本用5奈米做SRAM，後來升級到3奈米，原本以為容量會倍增，結果發現根本沒有，非常驚訝原來舊的SRAM設計架構，是很難透過製程技術增加容量的，所以才會來找NEO尋求協助。

一般IC設計通常要經歷五個步驟，分別是概念（或IP）形成，第二是模擬（simulation），第三是概念驗證（POC），第四步則是把晶片做大一點的array，追求良率提升，第五是做出proto type（原型樣機）。

許富菖說，先前宣布的3D X-DRAM，目前已完成了第三步的POC，至於X-SRAM則已進行到第二步，要尋求第三步POC的階段。

許富菖也說，台灣的半導體生態鏈已是全世界最完整，不管是3D X-DRAM或X-SRAM，NEO都要努力爭取在台灣的認同，而且，AI產業未來的應用會很多，台灣有很多以Edge AI（邊緣AI）為發展目標的公司，從大一點的自駕車與機器人，型到AR、VR眼鏡，以及智能手錶等，都會是未來NEO要努力結盟的對象。

向來很支持新創企業的宏碁創辦人施振榮，早在80年代國善、華智、茂矽創業時，施振榮於1984年就投資國善，1989年又投資生產DRAM的德碁，2000年德碁併入台積電，擔任台積電獨董二十年，對記憶體與邏輯IC產業的競合非常了解，也很有使命感，希望能夠突破目前的困境及限制。

因此，當施振榮近幾年看到NEO後，發現團隊的想法與作法，可以改變產業的技術與商業模式，因此相當支持，也成為NEO的策略投資人。

施振榮說，之前NEO的3D X-DRAM，先是介紹到比利時的iMec，想在那裡做概念驗證（POC），但發現進度很慢，歐洲半導體生態系遠遠不如台灣，沒有台灣的速度、彈性及成本。後來就決定移回台灣國科會下的國家實驗研究院台灣半導體研究中心（NIAR-TSRI），很快就完成POC驗證。

圖六，今年四月，NEO創辦人許富菖（右二）在台灣發表3D X-DRAM記者會，包括施振榮（左二）、孫元成（左一）、TSRI副主任林昆霖（右一）都來支持。（照片來源：NEO公司提供）

至於這次的X-SRAM，作法上比較不一樣，因為大型記憶體公司想嚐試的誘因不強，因為他們現在靠HBM就很賺錢，沒有改變的動機，但對於其他公司來說，不管是設計GPU、TPU等AI晶片的公司來說，或是對使用AI晶片的客戶來說，都有強烈的改革動機，因為若可以做出勝過HBM速度、容量、耗電的產品，降低對HBM的依賴，這會是大家追求的目標。

而且，施振榮也強調，X-SRAM改變的代價也不高，原本的邏輯製程技術都可以繼續沿用，其次，台灣做AI邊緣運算創新的公司很多，尤其是可以推動的重點。

施振榮說，近來看到韓國半導體公司獲利大增，三星及SK海力士獲利超越台積電，但他認為這只是暫時的，因為邏輯IC的價值更高，從CPU、GPU、TPU到NPU，都是推動AI產業的主要力量，記憶體目前的利潤並不合理，不會一直持續，若價格少一半，獲利就明顯減少。

施振榮認為，台灣的產業結構更完整，從晶圓代工、封測到IC設計，還有整個AI伺服器產業的生態鏈，因此可以在記憶體領域發揮更多的影響力。

他說，台灣也有fabless的記憶體公司，可以用「下駟打上駟」，不過這是他的機密，不能說太多。他也提到，早年國善，華智及茂矽，華人的fabless公司，正是早年晶圓代工產業可以成型的主要推力，他希望台灣可以藉著更多創新力量的加入，並且以大帶小，讓台灣也能在記憶體領域發揮全球影響力。