采鈺在台積電 COUPE生態圈扮演的角色
台積電的矽光子COUPE(Compact Universal Photonic Engine，緊湊型通用光子引擎)，是一種光電晶片垂直堆疊的系統級封裝平台，透過SoIC X 3D堆疊，把光學引擎(PIC)與電子晶片(EIC)在封裝內緊密整合，拉近光貼近運算核心，大幅降低I/O介面的功耗與延遲。
台積電組矽光子聯盟
簡單說，COUPE是台積電專為矽光子量身打造的3D先進封裝技術。COUPE第一階段是2025年的可插拔式光模組，2026年邁向共同封裝光學(CPO)，終極目標─算力側Optical I/O預計2027年後實現。
矽光子的開發難度極高，台積電無法單打獨鬥，因此成立了龐大的矽光子聯盟，將全球巨頭與台灣供應鏈拉進同一個生態圈，輝達、博通、Marvell負責定義未來的系統架構，並將自家晶片交由台積電以COUPE技術進行封裝。Ayar Labs、Lightmatter提供關鍵的光學互連IP與架構設計。
Rubin晶片 引導銅退光進時代來臨
Synopsys、Cadence、Ansys提供能同時模擬光學與電子特性的自動化設計工具(EDA)，聯亞、華星光負責雷射磊晶與晶粒製造，日月光投控的VIPack平台技術支援將光纖陣列接上，以及整體模組的最終封裝與測試。創意、世芯-KY協助客戶設計符合台積電COUPE製程規範的客製化矽光晶片，旺矽、致茂負責光電混合晶片測試的探針卡與測試機台。
Rubin晶片引導銅退光進時代來臨，台積電把EIC(電子)與PIC(光子)做異質整合成緊湊型光子引擎，降低EIC-PIC coupling loss，並且更容易與ASIC形成co-package。采鈺科技的晶圓級奈米尺度製程專注矽光子主被動元件，提供光學薄膜對準及Metalens強化，補足矽光子PIC整合，已應用於光通訊及AI領域。
輝達已經正式推出Spectrum-X Photonics(CPO交換器)並同步推出Quantum-X Photonics，資料中心的交換器頻寬正從800G邁向1.6T甚至3.2T。傳統的可插拔光模組在面板上的密度與功耗已經達到極限。
半導體微影製程 晶圓級光學元件
博通、Marvell等大廠正積極將光學引擎與交換器ASIC直接封裝在同一個載板上，主張以CPO switch取代傳統可插拔模組。
在這個架構下，光纖中的光要精準打入PIC，需要極其精密的微透鏡陣列(Micro-Lens Array, MLA)來進行光束聚焦與轉向。采鈺利用半導體微影製程製造的晶圓級光學元件，能提供比傳統玻璃、塑膠透鏡更高的精度與良率，但貢獻目前小，需待2026年量產驗證滲透。
CPO的核心是把光引擎直接封裝在ASIC交換晶片旁，縮短電─光轉換路徑，大幅降低功耗與信號損耗，資料中心Tier 1會優先在核心交換器上採用。采鈺的晶圓級光學薄膜與奈米結構(光波導、光柵、Metalens)，可同時支援照明、接收端的光學耦合與矽光子積體光路中被動元件的製程服務。
對采鈺而言，是在現有先進封裝與客戶關係中，導入高毛利的光學元件訂單，2026年底至2027年，矽光子與CPO對采鈺來說營收占比仍低(初期5-10%以下)，毛利率會明顯拉高。
可耐受後續半導體封裝高溫
在單一CPO模組，采鈺的元件只是其中一部分，不是光引擎或封裝的主力，成長曲線類似高毛利新事業，但不是完全主導的系統級公司地位。
在CPO架構中，資料是以光的形式在光纖中高速傳輸，當光進入晶片前，必須轉換成電訊號。這個過程中，光束需要經過極其精準的微透鏡進行對焦與引導，才能準確打在光電轉換晶片上，減少訊號衰減。
采鈺的晶圓級奈米尺度製程技術能將製造半導體的方法(微影、蝕刻)應用在光學上，在晶圓上直接刻劃出奈米等級的微結構，製造出超透鏡與微型光學元件，不僅能做到極致微小、精確引導光路，更具備耐受後續半導體封裝高溫的特性。
實現晶圓對晶圓的堆疊與整合
台積電在推動矽光子技術時，面臨的最大工程挑戰之一，就是如何將光學元件與GPU、ASIC共同封裝在同一個微小的載板上。傳統光學廠的產品很難進入台積電的先進無塵室參與封裝流程。
但采鈺的產品本身就是以整片晶圓刻滿幾百萬個微透鏡的矽晶圓或玻璃晶圓的形式產出，這意味著它能直接對接台積電的CoWoS(2.5D)或SoIC(3D)先進封裝機台，實現晶圓對晶圓的堆疊與整合。
AI算力發展至今，面臨最大的物理瓶頸已非晶片本身的運算能力，而是I/O傳輸極限與傳輸功耗牆。算力側Optical I/O(Compute-side Optical I/O)才是矽光子技術的「聖杯」，也是能讓采鈺的估值徹底重估的終極應用。
奈米等級精度 解決光耦合良率痛點
要把光訊號精準打進晶片，傳統光通訊廠用機器手臂去對位，精度極限大約在微米等級，且耗時極長。
采鈺直接用半導體曝光機把透鏡「印」在晶圓上，精度是奈米等級，且一次曝光就能完成幾百萬顆的精準對位，大幅解決了光耦合的良率痛點。當光學傳輸要走到「算力側」(直接跟GPU、HBM綁在一起)，也就是所謂的In-Package Optical I/O時，主導權就落到了台積電手裡。這時，采鈺的晶圓級光學優勢就會變成絕對的剛需。
算力側封裝需要經過高達260°C的回銲(Reflow)製程，且GPU運作時溫度極高。傳統塑膠透鏡會直接融化或變形。采鈺利用半導體微影蝕刻技術，直接在矽或玻璃基板上製作透鏡。這些材質與底下的PIC擁有相同或相近的熱膨脹係數。
這確保了在GPU劇烈的高低溫變化下，光學透鏡與晶片之間不會因為膨脹收縮不一而導致光路偏移(只要偏個幾奈米，光訊號就全毀了)。
晶圓級光學優勢成絕對剛需
所以當輝達要求台積電把光學元件直接封裝進次世代GPU時，環顧台灣供應鏈，能用「半導體製程」來提供晶圓級光學元件的，采鈺幾乎是唯一具備規模化量產能力的首選。交換器是一個機櫃頂多幾台，但算力側Optical I/O是每一顆GPU都需要配置多個光學I/O小晶片。
一旦采鈺打入輝達、AMD等巨頭的底層架構，出貨量與毛利率將呈現大幅成長，這將是采鈺營收結構發生質變的核心引爆點。2026年EPS約5.5-6.5元，2027年EPS挑戰8-10元，2028年EPS上看12-15元。
更多文章就在[理財周刊1332期]👈點紅字看完整精彩內容
理財周刊 / 致富關鍵 就在理財-完整文章--采鈺在台積電 COUPE生態圈扮演的角色
點我加理周寶-官方LINE好友免費試閱最新理周飆股日報3天 👉 https://lin.ee/nT8YQ3Be