JEDEC 通過 SPHBM4 標準，為人工智慧時代帶來低成本且具效益解決方案
隨著人工智慧（AI）與高效能運算（HPC）加速器對高效能記憶體（HBM）的需求持續暴增，高昂的成本與封裝技術限制已成為產業發展的重大瓶頸。為了解決此問題，固態技術協會（JEDEC）近期正式通過了全新記憶體標準「SPHBM4」，有望成為更具成本效益的理想替代方案。
目前，幾乎所有最新的 AI 與 HPC 加速器都採用了某種形式的 HBM 記憶體，頂級解決方案更已開始運用最新的 HBM4 甚至 HBM4E 設計。然而，隨著高階 DRAM 領域的短缺問題持續存在，HBM 依賴先進封裝技術所帶來的成本與價格飆升，已成為擴大產能的主要障礙。儘管業界曾討論過 HBF、ZAM 與 3D 堆疊快閃記憶體等替代方案來規避這些問題，但目前均尚未達到商業化階段。
根據 JEDEC 指出，經過 DRAM 記憶體小組委員會（JC-42.2）的廣泛討論後，SPHBM4 標準已於 21 日獲得董事會的最終通過。SPHBM4 中的SP代表「標準封裝（Standard Package）」，其核心理念在於維持現有 HBM4 效能的同時，改用標準封裝結構，從而大幅降低製造商對昂貴且複雜的先進封裝解決方案的依賴。
在技術規格上，SPHBM4 將訊號插腳數量大幅減少至五分之一，為了彌補插腳減少可能帶來的效能損失，該標準將訊號傳輸速度提升了四倍（時脈頻率達 16 GHz，傳輸速度達 32 Gbps），成功在標準基板上達到了 HBM 等級的頻寬。此外，記憶體與運算晶片之間的連接距離被拉長至 20 毫米，這項物理結構的改變進一步優化了封裝內部的散熱管理能力。
SPHBM4 的推出，也為未來的封裝技術發展鋪路。研究分析師指出，該標準極具潛力與未來的「玻璃基板」技術進行整合。玻璃基板相較於現有基板技術，具備更高的熱穩定性、更佳的平整度以及更精細的佈線能力。一位市場人士強調，如果玻璃基板成為大型封裝的基礎，SPHBM4 就是讓 HBM 等級記憶體能更經濟地配置其中的關鍵標準。
隨著玻璃基板預計在未來幾年內進入試產，並有望於 2030 年左右實現真正的商業化，SPHBM4 的價值將與大型封裝需求的增長同步攀升。整體來說，SPHBM4 標準的問世為當前 HBM 市場提供了一個低成本且效益的解決方案。透過四倍的訊號速度與更佳的散熱管理，SPHBM4 成功降低了高階記憶體的採用門檻而不犧牲關鍵頻寬。這不僅有望緩解當前的高效能記憶體短缺危機，更將為未來打造更具擴展性、更具成本效益的 AI 系統奠定堅實基礎。
(首圖來源：美光)