科普：從物理機制到仿生運算，「電阻式記憶體」為何備受期待？
全球記憶體產業已進入一個必須尋求新興替代技術的時代。在多樣化的次世代記憶體技術中，為何電阻式記憶體，在類神經仿生運算的應用上值得期待？其更被業界認為是最有機會成為下世代通用記憶體的選擇，同時也是目前投入研發廠商最多之技術？本篇將帶您一探究竟。（本文出自國立成功大學微電子工程研究所王永和教授，於閎康科技「科技新航道 | 合作專欄」介紹「新興 3D RRAM 架構及其應用」文稿，經科技新報修編為上下兩篇，此篇為上篇。）
邁入尋求全新嵌入式非揮發性記憶體技術的時代
近年來由於物聯網、行動裝置、高速電腦和智慧汽車等產業的快速發展，大幅推升了人工智慧（AI）及邊緣計算（Edge Computing）等巨量運算架構的應用需求，也因此既有高容量存儲元件例如 DRAM 及 NAND Flash，其在耗電量及資料存取速度上已無法跟上需求的腳步。
並且，隨著半導體製程線寬縮微已超越 14nm、電晶體發展主流遷移到 FinFET 或 GAA 等先進結構，長期應用於 CMOS 晶片上存儲的嵌入式 NOR Flash 礙於「快閃記憶體縮放限制（Flash Memory Scaling Limit）」問題，也已無法跟上 SoC 晶片整合製程的發展要求，必須要有全新的嵌入式非揮發性記憶體技術，才能搭配下一世代以先進製程所製造的 ASIC 和 MCU。
電阻式記憶體為何備受期待？
過去數十年來在世界各國合力開發下，已初略成形的次世代非揮發性記憶體技術包括鐵電記憶體（FRAM）、相變化記憶體（PRAM）、磁阻式記憶體（MRAM）、以及電阻式記憶體（RRAM）等。這些候選的新興技術，不僅讀寫速度都比 NAND Flash 要快 1,000 倍以上，並且皆能夠在奈安培（nA）的極低電流下操作。同時，也都具有潛力可突破范紐曼（von Neumann）架構瓶頸，實現記憶體內運算（In-memory Computing）之能力。
在多樣化的次世代記憶體技術中，電阻式記憶體由於相對具有讀寫快速、低耗能、結構簡單、資料儲存時間長、重複操作可靠度佳與成本便宜等產品優勢，以及適合應用於類神經仿生運算的電導（電阻）漸變類比特性，被業界認為是最有機會成為下世代通用記憶體的選擇，同時也是目前投入研發廠商最多之技術，包含 Adesto（2020 年已被 Dialog 併購）、Crossbar、Samsung、Panasonic、Micron、Hynix 及 Intel 等公司，都各別擁有不同的電阻式記憶體技術。
電阻式記憶體由來
電阻式記憶體（Resistive Random Access Memory, RRAM）結構為簡單的金屬-絕緣層-金屬（Metal-Insulator-Metal, MIM），其原理為施予電壓或電流操作，利用物質電阻改變元件的高低電阻狀態，達成數位訊號儲存效果。
電阻式記憶體最早起源自 1960 年代，研究學者 Hickmott 發現氧化鋁（AlOx）材料經過電壓或電流操作後，其電阻狀態會因此改變 [1]；近年來，研究發現氧化鎳（NiO）[2-5]、氧化鈦（TiOx）[6-9]、氧化鉿（HfOx）[10-13] 等絕緣體材料，亦可用於 RRAM 的中間絕緣層。RRAM 可利用特定的電壓來讀取不同狀態的電阻值（電流值），進而判讀元件「1」和「0」的邏輯狀態。此外，RRAM 具有良好的非揮發性記憶特性，其訊號儲存狀態可在不施加外在偏壓的情況下，保存至下一次訊號的寫入或抹除。
RRAM 物理機制與操作特性
RRAM 的物理機制目前較受到注目的是燈絲理論（Filament Theory）[14-16]，普遍認為 RRAM 的操作方式是在一開始時給予元件一較大的外加偏壓，使氧化物絕緣層內部形成導通路徑，此時絕緣層會變為低阻態（Low Resistance State, LRS），此過程通常需要限制電流（Compliance Current），避免電流過大反應劇烈使元件永久崩潰，此步驟稱之為 Forming。
接著以元件偏壓控制氧離子與氧空缺複合，使導通路徑阻斷，進而從低電阻態（LRS）回到高電阻態（High Resistance State, HRS），此過程稱為 Reset；而再次給予小於 Forming 所需的電壓，即可將阻斷的導通路徑重新連接，從高阻態（HRS）再次回到低阻態（LRS），此步驟稱為 Set。
來回操作 Set 與 Reset process 就可以達成 RRAM 的寫入與抹除，RRAM 的操作流程如圖 1 所示，而在讀取方面主要是藉由一微小的讀取電壓來判讀不同的電阻值，以分辨數位訊號 0 和 1（圖 2）。RRAM 依阻值狀態變化的不同可區分為阻絲型與介面型，阻絲型 RRAM 即於上下兩電極間有一連續傳導路徑（圖 3），也是目前 RRAM 在傳導機制中較受到廣泛認同的類型；另一為介面型 RRAM（圖4），透過施加外部電壓，使絕緣體層中形成氧空缺或載子電荷進行電子傳遞使其阻態改變，當氧空缺或載子電荷變多，其電流增大，因此元件電極間的絕緣體層面積大小會影響阻態變化。
▲圖 1 RRAM 切換流程與電性輸出圖
▲圖 2 RRAM 用於數位記憶體判讀方式
▲圖 3 燈絲型 RRAM 操作過程 [14]
▲圖 4 介面型 RRAM 輸出特性曲線與操作原理 [14]
RRAM 操作方式分為兩種特性：
單極性（Unipolar）：如圖 5（a）所示，此種可藉由單一方向的電壓即可作 Set 與 Reset 操作，Reset 過程以焦耳熱（Joule Heating）造成電阻燈絲熔斷使得阻態變化。
雙極性（Bipolar）：指的操作電壓需相反才能進行 Set 與 Reset，而阻態能切換的原因則主要認為來自於氧離子移動，對電阻燈絲進行氧化還原作用，使其有高低阻態變化，如圖 5（b）所示。
▲圖 5 RRAM 操作方式（a）單極性操作（Unipolar）、（b）雙極性操作（Bipolar）[17]
理想的金屬／絕緣體／金屬結構中，中間的絕緣層在施加偏壓時並不會有電流通過，但實際上當元件受到過大電場或溫度時，載子能在絕緣層中移動傳導，而有漏電流的產生，進而讀出 HRS。其中電流的移動機制可利用電流-電壓進行電流機制擬合（Current-Fitting）評估在絕緣層間電流主要透過何種機制進行移動，其傳輸機制主要可分為以下幾種：
歐姆傳導機制（Ohmic Conduction）：
主要以位於導電帶（Conduction Band）的自由電子（Free Electron）與價電帶（Valence Band）的電洞當作載子傳輸的機制，在一小電壓下電阻為常數，與電流呈線性關係。圖 6 為 RRAM 結構的歐姆傳導能帶示意圖，材料中的載子受到外加電場的作用移動，進而產生電流 [18]。
▲圖 6 歐姆傳導之能帶圖
蕭基發射（Schottky Emission）：
一般金屬與絕緣體的接面會存在著能障高度（Barrier Height），此能障高度指的是絕緣體電子親和力與金屬功函數之間差值。圖 7 所示為一RRAM 之能帶圖，施加外加電場情形下與電子通過金屬表面時產生的鏡像電荷，使能障高度下降，電子透過熱激發影響越過能障高度，電子能在絕緣體的傳導帶上傳遞，而產生電流稱為蕭基發射（Schottky Emission）[19]。
▲圖 7 蕭基發射之能帶圖
法蘭克-普爾發射（Frenkel- Poole Emission）：
此傳導機制與蕭基發射類似，同樣受到外加電場影響，電子因熱激發獲得能量，且載子跳至價電帶或導電帶的能障高度降低，使載子能越過能障高度跳至價電帶或導電帶，進而由導帶傳遞產生電流。此時的能障高度指的是在沉積絕緣體或半導體薄膜時，薄膜所產生的懸浮鍵或是缺陷，這些缺陷會在靠近價電帶或導電帶的邊緣形成缺陷能階，而缺陷能階到價電帶或導電帶之間的差值，即為法蘭克-普爾發射（Frenkel-Poole Emission）所需越過之能障高度 [20]，如圖 8 所示其能帶圖。
▲圖 8 法蘭克-普爾發射之能帶圖
跳躍傳導（Hopping Conduction）：
若薄膜之中含有許多連續缺陷存在時，這些連續缺陷會在絕緣體中產生連續缺陷能階，此時不需將電子激發至導電帶，而是藉由彼此相近的缺陷能階進行跳躍傳遞，進而產生電流。當缺陷彼此間距離越小時，其電子跳越能階所需之活化能越小，稱為跳躍傳導（Hopping Conduction），其能帶圖如圖 9 所示 [21]。
▲圖 9 跳躍傳導之能帶圖
穿隧傳導（Tunneling）：
主要是當外加電場過大時，能帶圖 Ec、Ev 更傾斜（兩側電壓差更大），使得絕緣體能帶變薄，電子可直接穿隧過絕緣層至另一側產生電流，其能帶圖如圖 10 所示 [22]。
▲圖 10 穿隧傳導之能帶圖
空間限制電流傳導（Space Charge Limited Current）：
當絕緣體單邊或雙邊形成歐姆接觸時，電極能不間斷地提供載子，當接觸電極將電子注入至絕緣體或半導體的傳導帶時，由於載子注入速率大於複合速率，電荷會在絕緣體內慢慢累積，進而影響電流流動，此為空間限制電流傳導（Space Charge Limited Current），能帶圖如圖 11 所示 [23]。
▲圖 11 空間限制電流之能帶圖
提高密度的交叉陣列結構，以及解決潛行電流的 1T1R 架構
記憶體為提高積體電路上的密度，發展出一種排列結構方式，稱為交叉陣列（Crossbar Array）[24-26]，這種方式雖擁有較高的組成密度，但採用交叉陣列結構會產生一個很大的問題，即潛行電流（Sneak Path Current）的產生（如圖 12 所示），造成在讀取特定元件狀態時，受鄰近元件影響導致狀態誤判。
為了解決潛行電流的問題，現今 RRAM 元件已發展出多種架構以解決潛行電流的問題（圖13），包括將 RRAM 與電晶體（Transistor）組成的 1T1R 架構 [26-27]，或是 RRAM 與選擇器（Selector）組成的 1S1R [28-29] 架構等方式。其中 1T1R 架構因結構簡單且相容於現今 CMOS 製程受到廣泛重視，目前多用於強調操作速度與低成本的嵌入式記憶體（Embedded Memory）上，並與微控制器（Microcontroller Unit）相互結合，進一步提升其效能。
▲圖 12 RRAM 形成陣列因潛行電流造成元件讀取誤判
▲圖 13 RRAM 搭配一開關可解決潛行電流問題
然而在電晶體尺寸持續微縮的狀況下，其能承受的電壓將越來越小，這將使 RRAM 可能面臨到操作電壓不足的問題，為解決此問題勢必需從結構與材料著手。而除了製程上的發展外，由於 RRAM 於 1T1R 架構元件特性，近年來也衍生出相關仿生與邏輯運算等重要的新穎應用 [30-32]。
RRAM 元件近年衍生的新穎應用
由於人工智慧（Artificial Intelligence, AI）的快速發展，其相關應用包括影像辨識、語音辨識、智能監控、智慧駕駛等均受到廣泛矚目，而深度學習等技術亦具備龐大發展潛能。在 AI 相關技術中，最被廣為應用的即是機器學習，機器學習乃是利用多層次人工神經網路（Artificial Neural Networks, ANN）進行數據學習，RRAM 元件因具備非揮發性（Non-Volatility）與多位元存儲（Multi-Bit Storage）之特性，加上低耗能、高操作速度等優點，近年來產生許多新穎應用，包括類神經型態（Neuromorphic）與非范紐曼（Non-Von-Neumann）架構的智慧運算。
因此基於先前研究成果，在薄膜電晶體結合 RRAM 元件所成為的 1T1R 架構下，透過元件陣列運用於智慧運算的主要架構，其中欲探討並解決的問題有三項：
結合元件特性與製程，實現仿生 RRAM 陣列結構。
利用 RRAM 元件陣列結構進一步實現邏輯運算。
最終於 RRAM 元件陣列實現人工神經網路的智慧運算。
何謂仿生技術？
仿效生物能力以提升科學技術稱之為仿生（Bionic）。生物世界歷經數十億年不斷演化，為了適應多變生態系環境，生物往往發展出十分精緻且節能的功能，電子元件利用仿效大腦神經的仿生技術，將為未來電子科技帶來突破性發展。
人類的大腦即是相當好的例子，大腦是一個高效率且低功耗的系統，不只能夠傳遞訊息，且具有學習與記憶的能力。人腦神經元間的連結稱為突觸（ynapse）（圖 14），突觸間的傳導行為在訊息傳遞的過程中扮演相當重要的角色。
突觸間的連接強度具有可調性，稱為脈衝時序依賴可塑性（Spike-timing-dependent plasticity, STDP），藉由調節進行增益（Potentiation）或抑制（Depression）[33]，進行整合後再依體內電位變化，決定是否藉由突觸輸出神經傳導物質至下個神經元中，STDP 同時也是神經生物學中被認為是構成記憶和學習的重要基礎。
▲圖 14 人腦神經元及突觸示意圖
未來利用電子元件仿效大腦神經訊息傳遞與學習記憶方式，將使電子科技與應用產生突破性發展。現代電腦儲存記憶係以 0 和 1 的數位訊號來進行運算與記憶，而人腦不同於電腦是以類比訊號來進行傳遞訊息與儲存記憶，藉由對人類中樞神經系統的觀察進而啟發 ANN 概念。
如同大腦中神經元（Neurons）構成人類的神經網路，ANN 是由許多節點運算單元（Nodes）互相連結（圖 15），通常可區分成三個部分，即輸入層、隱藏層（通常可為多層）與輸出層。每一層的所有節點皆與前、後層的節點連結 [34]，彼此連接形成類神經網路結構，藉數學計算模型對函式進行估算近似而得輸出結果，使 ANN 在人腦所擅長如圖像語音辨識、分類、預測、記憶等領域具備高度發展潛力。
▲圖 15 人工神經網路架構示意圖 [34]
RRAM 元件於仿生技術的應用
要了解 RRAM 元件如何於此領域的應用，則需了解 RRAM 元件的多重組態特性（Multi-level Resistance Characteristics），其相關研究與控制方法近年已受到廣泛重視 [35-37]，對於單顆元件的多重阻態操作方式為：當元件在 Set 過程時，設定不同的限制電流使元件 LRS 阻值可分為多重阻態；而 Reset 過程則利用不同截止電壓範圍，使得 HRS 可得不同階層變化的阻值，如此即可在單一記憶體元件上擁有多位元存取的能力。
圖 16 為一 Pt／LiSiOx／TiN 元件，具有良好多位元儲存功能，我們操作在不同的 Reset 截止電壓與 Set 限制電流條件下，可以使元件阻值變化狀態成為連續態形式，此電阻變化形式又稱為類比式（Analog）電阻轉換特性。
▲圖 16 Pt／LiSiOx／TiN 元件直流特性、Reset 與 Set 過程之漸進變化情形
由於上述的操作方式在電路設計與運用上相當複雜，故將 RRAM 元件產生類式的連續態形式尚有另一種操作方法，即利用固定截止電壓對元件進行連續掃描（Consecutive Voltage Sweeping），藉由電壓掃描方式漸進式地操作改變元件電阻狀態。
如圖 17 所示，當 Pt／LiSiOx／TiN 元件以 DC 操作時，若輸入一個小於 Reset 電壓並連續操作狀態下，其電流會緩慢下降而阻態會漸漸上升；反之，若輸入一個小於 Set 電壓並連續操作，其電流會緩慢上升阻態會漸漸下降。若將操作電壓與電流對時間軸作圖，即可發現元件的阻值狀態亦呈現漸進方式轉換。上述除利用電阻值或電流參數呈現元件切換特性外，一般研究則多以電導（Conductance）變化呈現元件阻值變換特性。
▲圖 17 Pt／LiSiOx／TiN 元件已連續定電壓掃描下，阻值呈漸進方式變
RRAM 元件如欲仿效突觸的行為，則需利用元件電導（電阻）的漸變特性模擬突觸權重的連續調節，進而模擬突觸的可塑性，因此相關 RRAM 元件的突觸特性關鍵參數相當重要，包括：
Linearity：電導調節線性度
Precision：權重（電導值）調節精度
ON/OFF Ratio：在脈衝操作下元件可調節的最大與最小電導值範圍
Variation：元件的 Cycle-to-Cycle & Device-to-Device 變化度
Defective Rate：元件陣列良率（Yield）與阻態保持（Retention）特性
圖 18 係將 Pt／LiSiOx／TiN 元件利用連續脈波操作，以驗證元件模擬神經元突觸的仿生特性，藉由調整脈波電壓大小、脈衝時間、脈波次數，即可改變元件阻態與導電性，使元件組態由 LRS 連續緩升至 HRS，再從 HRS 緩降至 LRS，以連續正負電壓脈波操作模擬電阻增益（Potentiation）及抑制（Depression）行為。
▲圖 18 Pt／LiSiOx／TiN元件以連續脈波操作下阻值逐漸變化與 STDP 測試結果
由 STDP 實驗結果顯示，此元件仿效大腦突觸行為將有助於類神經網路的發展。RRAM 欲作為仿生元件使用，則其阻值變化狀態須具備連續態形式，藉以反覆設定多種突觸權重數值應用於類神經運算。理想的 RRAM 元件運用於突觸操作的需求包括 [38]（圖19、圖20）：
穩定多階的電導狀態數
在脈衝操作下，擁有線性且對稱的元件電導值變化
良好的元件均勻度，減小 Cycle-to-Cycle、Device-to-Device 的變化
足夠的元件電導變化範圍（ON／OFF Ratio）
▲圖 19 RRAM 元件有效電導狀態
▲圖 20 RRAM 元件的突觸特性關鍵參數 [38]
通常介面型 RRAM 元件的阻態變化雖較為線性，但是因其記憶窗口、持久性（Retention）與耐讀寫度（Endurance）的可靠度較差，實際運用上有相當難度，故尋求阻值變化具高度線性的 RRAM 元件對於仿生元件操作相當重要。
先前研究結果顯示，RRAM 元件中間絕緣層若含有高氧空缺密度，容易形成導電路徑，其電阻轉換多為突升或突降，意謂著電阻切換行為如同數位訊號的 0 與 1，無法表現出類比式的電阻漸變切換行為；而絕緣層中含氧空缺密度的 RRAM 元件，可能較有機會表現出類比式電阻切換特性，同時能兼具較佳的可靠度 [38-39]。除了 LiSiOx 材料外，先前實驗結果亦發現基於 HfOx 材料結合不同電極或疊層組合，也可具備類比式電阻轉換特性（圖21）。
上述 RRAM 元件仿生特性均基於單一元件，未來如何結合相關材料特性與元件製程，開發兼具類比式電阻切換特性及高可靠度的 RRAM 陣列仿生電子元件（圖 22），值得相關研究人員後續深入探討並解決相關問題。
▲圖 21 HfOx 材料結合不同電極或疊層組合實現類比式電阻切換特性
▲圖 22 類比式 RRAM 元件由單一元件進而形成陣列元件，對於仿生電子元件發展有相當重要性 [35]
應用潛力巨大，仍不是最終答案？
本篇針對電阻式記憶體的技術架構及其應用提供了全面性介紹，同時也清楚闡述了該元件運作時電阻非線性變化的物理機制，以利讀者快速了解此最具市場潛力的前瞻技術。
儘管電阻式記憶體應用潛力巨大，至今大多數仍然處於開發階段，目前為止有對外供貨的公司僅 Crossbar、Panasonic 與 Adesto 三家而已。然而，為何業界普遍認為，電阻式記憶體將在未來 3 至 4 年內迎來快速成長？其為何又被視為第四種被動元件？而電阻式記憶體在邏輯運算與智慧運算上又有哪些發展？將在下篇探討。
參考資料：
[1] Hickmott, T. W. "Low‐frequency negative resistance in thin anodic oxide films." Journal of Applied Physics 33.9 (1962): 2669-2682.
[2] Yun, Jung‐Bin, et al. "Random and localized resistive switching observation in Pt/NiO/Pt." physica status solidi (RRL)–Rapid Research Letters 1.6 (2007): 280-282.
[3] Akoh, N., et al. "A ReRAM-based analog synaptic device having spike-timing-dependent plasticity." IEICE Tech Rep 110.246 (2010): 23-28.
[4] Hu, S. G., et al. "Emulating the paired-pulse facilitation of a biological synapse with a NiOx-based memristor." Applied Physics Letters 102.18 (2013): 183510.
[5] Hu, S. G., et al. "Synaptic long-term potentiation realized in Pavlov's dog model based on a NiOx-based memristor." Journal of Applied Physics 116.21 (2014): 214502.
[6] Ho, Patrick WC, et al. "Comparison between Pt/TiO2/Pt and Pt/TaOx/TaOy/Pt based bipolar resistive switching devices." Journal of Semiconductors 37.6 (2016): 064001.
[7] Bousoulas, P., et al. "Engineering amorphous-crystalline interfaces in TiO2−x/TiO2−y-based bilayer structures for enhanced resistive switching and synaptic properties." Journal of Applied Physics 120.15 (2016): 154501.
[8] Mostafa, Hesham, et al. "Implementation of a spike-based perceptron learning rule using TiO2−x memristors." Frontiers in neuroscience 9 (2015): 357.
[9] Park, Jaesung, et al. "TiOx-based RRAM synapse with 64-levels of conductance and symmetric conductance change by adopting a hybrid pulse scheme for neuromorphic computing." IEEE Electron Device Letters 37.12 (2016): 1559-1562.
[10] Kim, Seonghyun, et al. "Defect engineering: reduction effect of hydrogen atom impurities in HfO2-based resistive-switching memory devices." Nanotechnology 23.32 (2012): 325702.
[11] Nardi, Federico, et al. "Complementary switching in oxide-based bipolar resistive-switching random memory." IEEE transactions on electron devices 60.1 (2012): 70-77.
[12] Padovani, Andrea, et al. "Microscopic modeling of HfOx RRAM operations: From forming to switching." IEEE Transactions on electron devices 62.6 (2015): 1998-2006.
[13] Shang, Jie, et al. "Highly flexible resistive switching memory based on amorphous-nanocrystalline hafnium oxide films." Nanoscale 9.21 (2017): 7037-7046.
[14] Sawa, Akihito. "Resistive switching in transition metal oxides." Materials today 11.6 (2008): 28-36.
[15] Chang, Ting-Chang, et al. "Resistance random access memory." Materials Today 19.5 (2016): 254-264.
[16] Waser, Rainer, et al. "Redox‐based resistive switching memories–nanoionic mechanisms, prospects, and challenges." Advanced materials 21.25-26 (2009): 2632-2663.
[17] Rainer Waser, et al. "Nanoionics-based resistive switching memories." Nature Materials 6 (2007): 833-840.
[18] Y.-S. Lai, et al. "Charge-transport characteristics in bistable resistive poly (N-vinylcarbazole) films." IEEE Electron Device Letters 27 (2006): 451-453.
[19] K.-C. Chang, et al. "Reducing operation current of Ni-doped silicon oxide resistance random access memory by supercritical CO2 fluid treatment." Applied Physics Letters 99 (2011): 263501-1-4.
[20] S. Yu, et al. "Conduction mechanism of TiN/HfOx/Pt resistive switching memory: A trap-assisted-tunneling model." Applied Physics Letters 99 (2011): 063507-1-3.
[21] C. Kuan-Chang, et al. "Hopping effect of hydrogen-doped silicon oxide insert RRAM by supercritical CO2 fluid treatment." IEEE Electron Device Letters 34 (2013): 617-619.
[22] S. M. Sze, et al. "Physics of semiconductor devices." John Wiley & Sons, New York (2006): 227-228.
[23] Y.-E. Syu, et al. "Asymmetric Carrier Conduction Mechanism by Tip Electric Field in Resistance Switching Device." IEEE Electron Device Letters 33 (2012): 342-344.
[24] Luo, Qing, et al. "Super non-linear RRAM with ultra-low power for 3D vertical nano-crossbar arrays." Nanoscale 8.34 (2016): 15629-15636.
[25] Tsai, Cheng-Lin, et al. "Resistive random access memory enabled by carbon nanotube crossbar electrodes." Acs Nano 7.6 (2013): 5360-5366.
[26] Lee, Daeseok, et al. "Oxide based nanoscale analog synapse device for neural signal recognition system." Electron Devices Meeting (IEDM), 2015 IEEE International. IEEE, 2015.
[27] Niu, Gang, et al. "Material insights of HfO2-based integrated 1-transistor-1-resistor resistive random access memory devices processed by batch atomic layer deposition." Scientific reports 6 (2016): 28155.
[28] Chen, Pai-Yu, and Shimeng Yu. "Compact modeling of RRAM devices and its applications in 1T1R and 1S1R array design." IEEE Transactions on Electron Devices 62.12 (2015): 4022-4028.
[29] Kim, Sungho, Jiantao Zhou, and Wei D. Lu. "Crossbar RRAM arrays: Selector device requirements during write operation." IEEE Transactions on Electron Devices 61.8 (2014): 2820-2826.
[30] Tosson, Amr MS, et al. "A study of the effect of RRAM reliability soft errors on the performance of RRAM-based neuromorphic systems." IEEE Transactions on Very Large Scale Integration (VLSI) Systems 25.11 (2017): 3125-3137.
[31] Zangeneh, Mahmoud, and Ajay Joshi. "Design and optimization of nonvolatile multibit 1T1R resistive RAM." IEEE Transactions on Very Large Scale Integration (VLSI) Systems 22.8 (2013): 1815-1828.
[32] Wang, Zhuo-Rui, et al. "Functionally complete Boolean logic in 1T1R resistive random access memory." IEEE Electron Device Letters 38.2 (2016): 179-182.
[33] Bi, Guo-qiang, and Mu-ming Poo. "Synaptic modifications in cultured hippocampal neurons: dependence on spike timing, synaptic strength, and postsynaptic cell type." Journal of neuroscience 18.24 (1998): 10464-10472.
[34] https://www.tutorialspoint.com/artificial_intelligence/artificial_intelligence_neural_networks.htm
[35] Park, Sangsu, et al. "Nanoscale RRAM-based synaptic electronics: toward a neuromorphic computing device." Nanotechnology 24.38 (2013): 384009
（首圖來源：Shutterstock）