先進製程需求未來可期，但投入成本過高，誰是碩果僅存的玩家?
圖/Shutterstock
摩爾定律推動晶片處理速度
試想平常使用電子產品的場景，消費者所求不外乎是裝置要輕巧好拿，處理速度要夠快，而且要足夠省電，最好能夠「充電5分鐘，通話2小時」。根據摩爾定律，晶片中每單位面積電晶體的數量每兩年要翻倍，以達到晶片的效能倍增的效果，藉此達到消費者所期待的縮小產品尺寸、加快處理速度、增進能耗效率。換言之單個電晶體就要越做越小，常聽到的7奈米、5奈米指的是電晶體的閘極(可以想成控制電子進入的閘門)，閘極大小和電晶體的大小有關。
誰需要先進製程?
最早對於晶片效能要求最高的是個人電腦的CPU，但隨著個人電腦市場逐漸成熟，智慧型手機成為採用先進製程的主要客戶，而未來持續推動先進製程需求的明星產品則是人工智慧以及先進駕駛輔助系統(Advanced Driver Assistance Systems, ADAS )。
但先進製程存在3大缺點，只有少數玩家玩得起
雖然在人工智慧、車用加持下，先進製程需求未來可期，但先進製程存在以下缺點，只有少數的玩家有能力參與:
1. 成本高
根據IBS，5奈米晶片的設計成本幾乎是28奈米的10倍，因為每往一個新的製程邁進，就需要投入資源開發新的軟、硬體工具，且隨著製程進入FinFET，製程的複雜度增加，導致製造成本跟著水漲船高，根據IC Insights，28/22奈米加工一片晶圓的成本不到4,000美元，到了5奈米價格約11,000美元。
2. EUV研發成本高
微影(或稱光刻)是IC製程裡重要的環節之一，這個步驟是先將晶片上塗一層光阻劑，藉由光阻劑如果接觸到光就會溶解，藉此留下希望刻在晶片上的圖案。由於同一片晶片上希望放更多電晶體，可以想成畫電路圖的線就要越來越細。目前能做到7奈米以下製程的設備只有艾司摩爾的EUV。
在EUV之前，微影成像市場由日本的Nikon、Canon，荷蘭的艾司摩爾ASML(ASML)瓜分，但因為兩間日商當時認為EUV技術不可行，且投入的成本太高，因此決定放棄。但艾司摩爾的研發路亦十分艱辛，期間台積電、三星、英特爾都直接投資艾司摩爾，且金額龐大，英特爾2012年就投資艾斯摩爾40億美元，艾司摩爾20年磨一劍，才獨霸EUV市場。
3. SoC存在良率、成本問題
延續怎麼更多電晶體塞在一顆晶片上的想法，有人提出系統性晶片SoC(System on Chip)，把電子產品所有功能都做在一顆大晶片上，像是把手機處理器、數據機、記憶體、射頻都一起做。但大晶片有些問題: (1)一片晶圓能切出的大晶片數量比小晶片數量少，若是受到相同程度的汙染，大晶片的良率會比較低；(2)並不是每個晶片都需要用到最先進的製程，例如類比晶片、射頻晶片，這類晶片強調的是穩定度，而不是更快的處理速度，因此採用較低成本的成熟製程就已夠用，把大晶片上每個部位都一起用先進製程做不划算。
台積電、三星、英特爾為先進製程少數玩家，微影設備艾司摩爾獨強
綜合上述，在晶片的製造成本考量下，許多廠商選擇放棄先進製程，目前7奈米以下碩果僅存的玩家只有台積電(TSM)、三星、英特爾Intel(INTC)。台積電在FinFET架構取得大勝利，目前5奈米、3奈米的良率輾壓三星、英特爾，且因為其僅專注於晶圓代工，並不參與設計，沒有利益衝突的問題，因此能吸引更多客戶投片，達到規模經濟，再回頭投資先進製程技術，形成正向循環。
設備方面，微影設備由艾司摩爾一枝獨秀，積壓訂單滿手，目前預估有400億歐元的積壓訂單，遠遠超過2022年公司營收210億歐元，在2023年半導體景氣下行階段預計仍能夠穩定成長。
延伸閱讀:
版權聲明
本文章之版權屬撰文者與 CMoney 全曜財經，未經許可嚴禁轉載，否則不排除訢諸法律途徑。
免責宣言
本網站所提供資訊僅供參考，並無任何推介買賣之意，投資人應自行承擔交易風險。