Cadence 攜手台積電開發 AI 驅動先進製程，提供 3D IC 更佳解決方案
全球電子設計創新領導廠商益華電腦（Cadence Design Systems, Inc.）宣布與台積電攜手合作，雙方共同為 AI 驅動的先進製程設計和 3D-IC 應用，提供更佳的生產力及優化的產品性能。
AI 應用如雨後春筍，因此對能處理龐大資料和運算的先進晶片解決方案，產生了前所未有的需求。面對市場需求升溫，產業界正不斷挑戰先進製程晶片及 3D-IC 技術的極限。台積電和 Cadence 處於這場革命的最前沿，共同幫助客戶加快上市時間，同時提高效能。
台積電已認證 Cadence 領先業界的數位及客製化設計流程，可在台積電最新的 N3 和 N2P 製程技術上進行設計實現和簽核。台積電和 Cadence 在設計技術協同優化（DTCO）上已是長期夥伴，雙方延續合作在 A16 製程上優化 PPA（效能、功耗、面積），為實現晶片背面佈線等獨特技術，擴充更多 EDA 功能。
Cadence 和台積電也在 Cadence . AI 上合作，以 AI 技術推動次世代數位和類比設計自動化，提供業界領先的生產力和結果品質。Cadence . AI 是跨晶片系統的 AI 平台，涵蓋設計和驗證的所有層面。台積電和 Cadence 的合作主要集中在三個領域：
應用 AI 的 Cadence Cerebrus 智慧晶片設計工具（Intelligent Chip Explorer）助力數位設計實現最佳 PPA。
Cadence 整合企業資料和人工智慧平台 – JedAI 使用生成式 AI 進行設計調試和分析，幫助進行 PPA 分析。
Cadence VirtuosoStudio 能夠將傳統的客製化和類比設計移轉到當今製程，並進行電路最佳化以及 high-sigma 蒙地卡羅模擬分析。
Cadence Integrity 3D-IC 平台是領先的系統層級解決方案，同時也是整合封裝、類比和數位設計實現的單一平台，可實現高效的 3D-IC 設計。透過支援所有最新 3Dblox 功能和結構，為產業創新開啟了新的扉頁。為實現台積電 3DFabric 技術中的超高密度互連，台積電和 Cadence 正合作開發次世代高容量基板路由，用於晶片到晶片以及晶片到基板的連接。
多物理場分析和最佳化是 3D-IC 技術成功的關鍵因素。台積電和 Cadence 正攜手合作，除了電／熱分析之外，還可以對台積電 3DFabric 進行翹曲／殘留應力分析，並且以 Cadence Celsius Studio 驗證翹曲／應力分析模擬結果。針對台積電 3DFabric 熱與電壓對功耗／IR／STA的影響，也可在 Cadence Integrity 3D-IC 平台內取得並驗證結果。
訴求智慧製造的 AI 工廠需要大量的數據支持，增加對互連的要求，同時推升了功率的極限。Cadence 擁有廣泛的關鍵 IP 產品組合，可在小晶片之間以及跨資料中心高效移動數據，包括通用小晶片互連（UCIe）1.0、PCI Express （PCIe）6.0，和以 32 Gbps 的運轉速度、採台積電 N3 製程、全球首款經過矽驗證的 GDDR7，為資料中心和網路邊緣應用的 AI 介面提供最佳性價比。為了解決這些晶片之間日益增長的通訊挑戰，Cadence 矽光子設計支援解決方案也支援台積電的緊湊型通用光子引擎（COUPE）。
台積電和 Cadence 正與汽車領域的領導者共同合作。隨著當今汽車設計中含晶片比例不斷增加，當前和未來製程（例如台積電 N5A 和之後 N3A）的 IP 開發變得更加重要。
雙方合作亦展示了 Cadence 為台積電先進製程，提供雲端方案前端到後端晶片設計流程的準確性和可擴展性。透過此次合作，共同客戶可以採用 Cadence 廣泛的雲端解決方案來縮短設計進度。
Cadence 資深副總裁兼數位與簽核事業群總經理滕晉慶（Chin-Chi Teng）表示：「台積電和 Cadence 有著長期、成功的合作夥伴關係，讓世界上的晶片設計得以現實。我們正共同以 AI 驅動、支援台積電最新製程技術的 EDA 軟體徹底改變晶片設計的未來。此外，我們在台積電 A16 和 3Dblox 等次世代技術創新解決方案上持續合作，為未來的智慧工廠自動化鋪路。」
台積電生態系統與聯盟管理部負責人 Dan Kochpatcharin 表示：「透過與 Cadence 合作，我們成功為台積電的 N2 技術實現了以 AI 優化的設計流程，並為 3D-IC 設計成功提供長足的助力。這象徵數位和客製化解決方案的重大躍進，更為推動 AI 基礎設施創新奠定了穩固的基石。」
（資料來源：Cadence ；首圖來源：Cadence ）