不只蘋果下單！Marvell 發表採台積電 3 奈米資料中心晶片
雖然台積電 2022 年底就宣布 3 奈米製程量產，但最新財報顯示仍未貢獻營收。外傳是價格因素，使除蘋果外無晶圓廠 IC 設計公司暫緩採用 3 奈米。近日美國 IC 設計公司 Marvell 發表採台積電 3 奈米打造的資料中心晶片。
Marvell 介紹，台積電 3 奈米晶片可用於新產品設計，包括基礎 IP 構建塊，112G XSR SerDes（串行器／解串行器）、Long Reach SerDes、PCIe Gen 6 PHY / CXL 3.0 SerDes 和 240 Tbps 並行晶片到晶片互連，管理資料基礎設施的資訊流。3 奈米平台生產或開發，Marvell 遵循許多 5 奈米解決方案，超越無與倫比的電光、開關、PHY、計算、5G 基頻和儲存產品組合，以及廣泛的客製化 ASIC 程式。
具體來說，此 IP 產品組合與 2.5D 封裝技術相容，如台積電領先 2.5D CoWoS (Chip-on-Wafer-on-Substrate) 先進封裝解決方案，使 Marvell 為產業領先基礎設施產品，開發最先進 multi-die、多晶片封裝系統 (SiP)，並為最具挑戰性的基礎設施應用如機器學習最佳化客製化 ASIC 解決方案。
照 Marvell 所說，SerDes 和並行互連充當高速通道，用於 chiplet 晶片或矽組件間交換數據。與 2.5D 和 3D 封裝一起，將消除系統級瓶頸，以推動最複雜的半導體設計。因超大規模資料中心機架，可能含數以萬計 SerDes 鏈路，SerDes 還有助減少引腳、走線和電路板空間，降低成本。
官方數據顯示，新並行晶片到晶片互連，可達成高達 240Tbps 聚合資料傳輸，比多晶片封裝可用替代方案快 45%。換句話說，互連傳輸速率相當於每秒下載萬部高清電影，儘管距離只有幾公釐或更短。
Marvell 將 SerDes 和互連技術整合至旗艦矽解決方案，包括 Teralynx 開關， PAM4 和相干 DSP，Alaska 以太網物理層 (PHY) 設備、OCTEON 處理器、Bravera 儲存控制器、Brightlane 汽車以太網晶片組和客製化 ASIC 等。轉向 3 奈米可降低晶片和計算系統的成本和功耗，同時保持訊號完整性和性能。
(首圖來源：Marvell)