TSMC คาดตลาดชิปโลกแตะ 1.5 ล้านล้านดอลลาร์ ภายในปี 2573 แรงหนุน AI
TSMC คาดตลาดชิปโลกแตะ 1.5 ล้านล้านดอลลาร์ ภายในปี 2573 แรงหนุน AI บริษัทเร่งขยายโรงงานทั่วโลกในสหรัฐฯ ญี่ปุ่น และเยอรมนี
วันที่ 14 พฤษภาคม 2569 เวลา 09.00 น. สำนักข่าวรอยเตอร์รายงานว่า TSMC คาดการณ์ว่า ตลาดเซมิคอนดักเตอร์มูลค่า 1.5 ล้านล้านดอลลาร์ในอนาคต จะถูกขับเคลื่อนหลักโดย AI และการประมวลผลสมรรถนะสูง (High-Performance Computing: HPC) ซึ่งจะคิดเป็นสัดส่วนถึง 55% ของตลาดทั้งหมด ตามมาด้วยสมาร์ตโฟน 20% และอุตสาหกรรมยานยนต์อีก 10%
TSMC ระบุว่า บริษัทกำลังเร่งขยายกำลังการผลิตอย่างรวดเร็วในช่วงปี 2568-2569 และมีแผนสร้างโรงงานผลิตเวเฟอร์ (wafer fabs) และโรงงานแพ็กเกจจิ้งชิปขั้นสูงเพิ่มเติมอีก 9 เฟสภายในปี 2569
บริษัทคาดว่าจะเพิ่มกำลังการผลิตชิปเทคโนโลยีล้ำหน้าที่สุดอย่างชิปขนาด 2 นาโนเมตร และชิปรุ่นถัดไป A16 โดยกำลังการผลิตจะเติบโตเฉลี่ยสะสมต่อปี (CAGR) สูงถึง 70% ระหว่างปี 2569-2571
นอกจากนี้ TSMC ยังระบุว่า กำลังการผลิตเทคโนโลยีแพ็กเกจจิ้งขั้นสูง CoWoS (Chip on Wafer on Substrate) จะมีอัตราการเติบโตเฉลี่ยสะสมมากกว่า 80% ระหว่างปี 2565-2570 โดย CoWoS ถือเป็นเทคโนโลยีสำคัญสำหรับชิป AI รวมถึงชิปที่ออกแบบโดย NVIDIA และคาดว่าความต้องการเวเฟอร์สำหรับ AI accelerator จะเพิ่มขึ้นถึง 11 เท่าระหว่างปี 2565-2569
ในด้านการขยายฐานการผลิตทั่วโลก TSMC เปิดเผยว่า โรงงานแห่งแรกในรัฐแอริโซนา สหรัฐฯ ได้เริ่มเดินสายการผลิตแล้ว ขณะที่โรงงานแห่งที่สองเตรียมติดตั้งเครื่องจักรในช่วงครึ่งหลังของปี 2569 ส่วนโรงงานแห่งที่สามอยู่ระหว่างการก่อสร้าง และบริษัทมีแผนเริ่มสร้างโรงงานแห่งที่ 4 รวมถึงโรงงานแพ็กเกจจิ้งชิปขั้นสูงแห่งแรกของพื้นที่ดังกล่าวภายในปีนี้ นอกจากนี้ TSMC ยังระบุว่า กำลังการผลิตในแอริโซนามีแนวโน้มเพิ่มขึ้น 1.8 เท่าในปี 2569 เมื่อเทียบรายปี และมีอัตราผลผลิตใกล้เคียงกับโรงงานในไต้หวัน พร้อมกันนี้บริษัทได้ซื้อที่ดินขนาดใหญ่อีกแปลงในรัฐแอริโซนา เพื่อรองรับการขยายตัวในอนาคต
สำหรับญี่ปุ่น โรงงานแห่งแรกของ TSMC ได้เริ่มผลิตชิปขนาด 22 และ 28 นาโนเมตรเชิงพาณิชย์แล้ว ขณะที่แผนก่อสร้างโรงงานแห่งที่สองถูกยกระดับไปสู่การผลิตเทคโนโลยี 3 นาโนเมตร เพื่อตอบสนองความต้องการของตลาดที่เพิ่มขึ้นอย่างแข็งแกร่ง
ส่วนในเยอรมนี โรงงานของ TSMC อยู่ระหว่างการก่อสร้างและยังคงดำเนินไปตามแผน โดยในระยะแรกจะรองรับการผลิตชิปขนาด 28 และ 22 นาโนเมตร ก่อนขยายไปสู่เทคโนโลยี 16 และ 12 นาโนเมตรในระยะถัดไป
อ้างอิง : reuters.com