MoneyDJ新聞 2025-01-14 11:19:32 記者 王怡茹 報導
面板級封裝(PLP)製程躍上檯面，供應鏈先前透露，台積電(2330)初期PLP基板尺寸初步定錨300x300毫米，並預計在2026年設立mini line(實驗線)。近日業界進一步傳出，台積電(2330)評估將首條實驗線建置在旗下的采鈺(6789)或精材(3374)，主要看準相關公司在光學領域的能力，未來有望進一步整合矽光子、CPO等技術趨勢。
早前業界即傳出，台積電初期PLP基板尺寸定錨，公司原本尺寸仍傾向長寬各515毫米與510毫米的矩形基板，爾後多方嘗試600x600、300x300毫米等規格，初期決定先採用300x300毫米練兵，主要考量「持有成本」(COO，Cost of Ownership)因素。公司預計最快2026年建置好「miniline」，2027年後發酵。
在技術概念上，目前台積電發展中的PLP屬於「矩形」的CoWoS-R或是CoWoS-L製程，在基版可利用空間加大下，可增加產出效益並有效降低成本。據悉，未來台積電PLP的方向，採用CoWoS-R製程的鎖定博通，而CoWoS-L則是目標服務輝達及超微。
市場認為，台積電評估在兩家子公司架設PLP實驗線，可能與未來發展矽光子有關，以采鈺雀屏中選機率高。目前台積電正研發緊湊型通用光子引擎（COUPE）技術，其使用SoIC-X晶片堆疊技術將電子裸晶堆疊在光子裸晶之上，預計2025年完成支援小型插拔式連接器的COUPE驗證，接著於2026年整合CoWoS封裝成為CPO，將光連結直接導入封裝中。
采鈺去年已獲准加入「SEMI矽光子產業聯盟(SEMI Silicon Photonics Industry Alliance )」，公司以半導體製程技術見長，在矽光波導的基礎製作能力相當深厚。采鈺目標2025年完成光波導元件研發原型製作，建議完整的量測平台測試光波導元件性能，預計2026年將標準元件庫開發並測試成熟，以提供客戶全方位的代工服務。
延伸閱讀：
資料來源-MoneyDJ理財網
